fpga系列 硬件:FPGA VITIS PS端HELLO WORLD在 ZYNQ EBAZ4203板上实现

HELLO WORLD

  • 在Vitis嵌入式软件中,编写一个简单的 “Hello, World!”,需要先用VIVADO导出硬件信息给VITIS,然后在VITIS中编写代码,进行JTAG烧录和UART输出查看。

创建vivdao工程

在这里插入图片描述

BLOCK DESIGN

Create Block Design

在这里插入图片描述

添加PS模块

在这里插入图片描述

双击进行配置

在这里插入图片描述

进行DDR和UART的配置,并取消不需要的接口

在这里插入图片描述

在这里插入图片描述

  • 键盘F6验证BLOCK DESIGN设计

Generate Output Products

在这里插入图片描述

生成HDL

Create HDL Wrapper

在这里插入图片描述

生成BITSTREAM 导出硬件XSA

  • 不包含PL端直接导出硬件
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值