fpga系列 HDL:全连接层实现单个神经元PE（组成：FADD+FM）+vivado单模块仿真

FakeOccupational

于 2024-09-13 19:00:00 发布

阅读量398

点赞数 2

CC 4.0 BY-SA版权

分类专栏：硬件和移动端文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/ResumeProject/article/details/142106931

vivado单模块仿真

右键模块的tb.v文件-》“Set as Top” -》点击左侧的“Run Simulation”

在这里插入图片描述

vivado单模块综合

也可将其他模块暂时Disable
PE模块单独综合的结果:

在这里插入图片描述

在这里插入图片描述

单个神经元PE的结构

在这里插入图片描述

processingElement.v

该模块计算两个浮点数的乘积，并将乘积与当前结果相加。最终结果存储在 resul

最低0.47元/天解锁文章

200万优质内容无限畅学

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。