电子密码锁设计Verilog代码Quartus仿真

名称：电子密码锁设计Verilog代码Quartus仿真（文末获取）

软件：Quartus

语言：Verilog

代码功能：

I、题目：电子密码锁设计

II、课题任务

  用VerilogHDL语言编写程序，设计一个电子密码锁控制电路，当输入正确代码时，输出开锁信号以推动执行机构工作。密码锁控制电路中存储一个可修改的6位代码，当输入的代码等于存储的代码时，开锁。从第一位代码输入后5秒内未将锁打开，则电路自动复位并进入自锁状态，使之无法再打开，并发出持续20秒的报警信号。允许有三次输错的机会，三次输入错误，电路自动复位并进入自锁状态，无法再打开。

III、具体设计内容：

  1、设计任务

密码锁整体结构如图1所示，其中FPGA编程是本课程设计任务，通过按键产生控制信号输入给FPGA芯片，FPGA对按键信号进行处理，并输出信号给执行机构对密码锁进行操作。FPGA的输入时钟频率为1MHz。

                      图1 密码锁整体系统

   开始开锁信号为外部输入信号，当该信号为高电平时，开始输入密码，密码为按键形式，每次按键会先发送一个高脉冲信号，即按键中断信号，然后将该按键对应的数字送出，具体时序如图2所示，FPGA接收到开始开锁信号