Quartus基础功能和SignalTap基本使用方法

本文介绍了使用Quartus进行FPGA项目开发的全过程,包括项目创建、编译和下载,2_4译码器的设计与仿真,以及SignalTap逻辑分析器的使用。在计数器设计中,通过SignalTap验证了0-17计数器的正确性,并讨论了显示输出的现象与解决未使用的管脚问题。在遇到SignalTap报错时,提示需要先下载到硬件设备再运行SignalTap。

基础:项目创建、编译和下载

创建和编译比较基本,不写了。

指派管脚:

  1. 查阅板子说明来指派对应管脚;
  2. 要将不用的管脚设置成三态。

设置方法:Assignments -> Settings -> Device -> Device and Pin Options -> Unused Pins -> As input tri-stated

module sw_control_led( swa , leda );

input	swa;
output	[9:0]leda;

reg		[9:0]leda;

always @ (swa) begin
	if (swa)
		leda = 10'b1111111111;
	else
		leda = 10'b0000000000;
end

endmodule    

名字设置为swa和leda是为了防止和系统命名冲突。命名为sw和led编译可以通过但是上板子的时候就会报错。

编译下载:Tools -> Programmer

现在Hardware Setup 里选择板子连接的端口,然后Start下载。下载完成后就可以操作板子验证一下了。

我在同时开多个文件的时候出现了问题,只有第一个可以下载运行,其他的不可以。只有完全关闭第一个的所有程序及quartus之后才能下载,否则就会报Can’t access JTAG chain。不是很懂。

FPGA译码器组合逻辑

2_4译码器

评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值