ZYNQ中DMA与AXI4总线-DMA简介

ZYNQ中DMA与AXI4总线

  为什么在ZYNQ中DMA和AXI联系这么密切？通过上面的介绍我们知道ZYNQ中基本是以AXI总线完成相关功能的：

                图4‑34 连接 PS 和 PL 的 AXI 互联和接口的构架

  在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种，AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过AXI-Lite或AXI4转接。PS与PL之间的物理接口有9个，包括4个AXI-GP接口和4个AXI-HP接口、1个AXI-ACP接口。

  Xilinx提供的从AXI到AXI-Stream转换的IP核有：AXI-DMA，AXI-Datamover，AXI-FIFO-MM2S以及AXI-vDMA等

  AXI-DMA：实现从PS内存到PL高速传输高速通道AXI-HP<---->AXI-Stream的转换

  AXI-FIFO-MM2S：实现从PS内存到PL通用传输通道AXI-GP<----->