西南科技大学数字电子技术实验二（SSI逻辑器件设计组合逻辑电路及FPGA实现 ）FPGA部分

已于 2024-10-22 18:37:20 修改
阅读量3.9k 收藏 48
点赞数 25
CC 4.0 BY-SA版权
分类专栏： 西南科技大学数电实验预习报告与FPGA部分（含综合设计报告） 文章标签： fpga开发 数字电子技术 数电实验 西南科技大学 diamond
于 2023-11-28 12:38:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Myon5/article/details/134664563
该实验旨在掌握SSI逻辑器件设计组合电路和FPGA实现方法。涉及1位半加器、全加器、多数表决器和二进制数比较器的Verilog设计，并通过仿真验证其功能。实验中，学生将学习到组合逻辑电路的调试技巧，解决实验问题，并了解FPGA开发流程。

一、实验目的     

1、掌握用SSI（小规模集成电路）逻辑器件设计组合电路的方法。

2、掌握组合逻辑电路的调试方法。

3、学会分析和解决实验中遇到的问题。

4、学会用FPGA实现本实验内容。

二、实验原理

包括：原理图绘制和实验原理简述

1、1位半加器

了解本专栏 订阅专栏 解锁全文 超级会员免费看
西南科技大学数字电子技术实验二（SSI逻辑器件设计组合逻辑电路及FPGA实现 ）预习报告
Welcome To Myon'Blog !
11-28 2343
说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）逻辑方程：L=A`B+A`C+BCD。二、画出并填写实验指导书上的预表。三、画出并填写实验指导书上的虚表。四、粘贴原理仿真、工程仿真截图。3、三变量多数表决器。4、1位二进制数比较器。4、1位二进制数比较器。5、四变量多数表决器。3、三变量多数表决器。5、四变量多数表决器。
西南科技大学模拟电子技术实验二（二极管特性测试及其应用电路）预习报告
Welcome To Myon'Blog !
11-28 3737
3、用二极管正向虚拟IV仪测出数据，并记录数据于虚表3和虚表4。1、按照指导书multisim仿真软件上画出三种模型电路图，1、按照指导书multisim仿真软件上画出三种模型电路图，1、按照指导书multisim仿真软件上画出三种模型电路图，表6 二极管三种模型参数测试表（电源电压=1.2V）2、用万用表测出数据，并记录数据于虚表1和虚表2。2、用万用表测出数据，并记录数据于虚表5和虚表6。表5 二极管三种模型参数测试表（电源电压=12V）二极管三种模型参数测试表（电源电压=12V）
fpga与ssi通信
08-03
fpga ssi之间的通信，使用fpga完成ssi的设计
数电实验三_ssi组合逻辑电路设计与实验.doc
12-24
-数电实验三_ssi组合逻辑电路设计与实验.doc 希望给学习数电的同学以帮助，再次分享
西南科技大学数字电子技术实验一（数字信号基本参数与逻辑门电路功能测试及FPGA 实现 ）预习报告
Welcome To Myon'Blog !
11-27 4495
说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元。件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。理论效果：调节合适的坐标后，波形图为 3 格高，一周期应为 5 格宽。（2）2 输入与非门逻辑表达式：Y=(A·B)'=(A')+(B')抽象公式直接得出结果，不得分，页数可根据内容调整）（2）方波信号（1MHz、5Vp-p）理论效果：5 格高，一周期 5 格宽。（1）与门逻辑表达式：Y=AB。（4）4 输入与非门。
精选资源
西南科技大学数电实验mutisim仿真与diamond源文件FPGA部分
最新发布
08-01
实验二（SSI逻辑器件设计组合逻辑电路及FPGA实现 ）diamond源文件FPGA部分 实验三（MSI逻辑器件设计组合逻辑电路及FPGA的实现）mutisim仿真源文件 实验三（MSI逻辑器件设计组合逻辑电路及FPGA的实现）diamond源文件 ...
西南科技大学数字电子实验FPGA源文件集
实验二：SSI逻辑器件设计组合逻辑电路及FPGA实现 - SSI（Small Scale Integration）逻辑器件：介绍SSI器件的基本概念及应用。 - 组合逻辑电路设计：学习如何设计组合逻辑电路，包括加法器、编码器、译码器等。 - ...
组合逻辑电路的设计（广工实验报告完整版）
01-20
1. **掌握小规模数字集成电路（SSI）实现组合逻辑电路的设计方法**：本实验旨在让学生熟悉如何利用小规模数字集成电路来构建复杂的组合逻辑电路，特别是优先编码器的设计。 2. **学会数字电路的故障查找与调试方法**...
西南科技大学数字电子技术实验-综合设计（数值判别电路与十八进制计数器的设计）
Welcome To Myon'Blog !
12-15 2075
进一步理解了用Verilog语言进行编程的过程与其所需要注意的一些要点，能自己用多片74LS161设计出16进制以上的任意进制计数器，经过验证，与预测结果一致，满足计数器的基本功能，能用字发生器（Word generator）产生输入变量，输出状态用逻辑分析仪（Logic Analyzer）检测，根据题目要求简化并设计电路。做实验设计时,应该按步骤设计，首先列真值表，根据真值表列出逻辑函数表达式并化简，再根据化简了的逻辑表达式画出逻辑电路图，选择适当的电路芯片合理布线设计实验线路，最后根据路线写代码。
西南科技大学数电FPGA第一次实验报告
pzhmgzxs的博客
05-29 3946
西南科技大学数电实验FPGA报告 #数字信号基本参数与逻辑门电路功能测试及FPGA 更多请加qq：2934915716## 标题 西南科技大学数电FPGA第一次实验 西南科技大学数电FPGA第一次实验报告
SSI组合逻辑电路的实验分析.pptx
04-24
数字电子技术
组合逻辑电路的设计（广工实验报告+仿真完整版）
01-20
设计一个具有四个用户的呼叫显示系统。 要求用四个开关的输出分别模拟用户的输出信号，优先权按用户编码依次递减，即1号的优先权最高，4号最低。用数码管显示呼叫用户的编码数字，无用户呼叫时显示“0”。若同时有几个用户呼叫时，则显示优先权最高的用户编码，并用蜂鸣器声响提示有用户呼叫。
数电实验7——计数器. 报告docx.pdf
07-13
数电实验7——计数器. 报告docx.pdf数电实验7——计数器. 报告docx.pdf数电实验7——计数器. 报告docx.pdf数电实验7——计数器. 报告docx.pdf数电实验7——计数器. 报告docx.pdf数电实验7——计数器. 报告docx.pdf数电实验7——计数器. 报告docx.pdf数电实验7——计数器. 报告docx.pdf数电实验7——计数器. 报告docx.pdf
西南科技大学模电试题-选择、判断填空.pdf
03-02
西南科技大学模电试题-选择、判断填空
西南科技大学 数字电子技术 考试相关
01-15
西南科技大学 数字电子技术 考试相关 数电 期末
数字电子技术基础 - 组合逻辑电路
weixin_40641471的博客
02-08 2878
1 概述 组合逻辑电路功能：任意时刻的输出仅取决于该时刻的输入 组合逻辑电路结构：不含记忆（存储）元件 2 组合逻辑电路的分析方法 3 组合逻辑电路的设计方法 抽象、写出逻辑表达式、选用小规模SSI（小规模集成电路）器件、化简、画出逻辑图 4 若干常用组合逻辑电路 补充：74HC138器件 4.1 编码器 4.1.1 普通编码器 4.1.2 优先编码器 4.1.3 二-十进制优先编码器 4.2 译码器 4.2.1 二进制译码器 4.2.2 二-十进制译码器 4.2.3 显示译码器 4.3 数据
数字电子技术（简洁版）-------组合逻辑电路（一）
Rick要多读书的博客
02-12 2494
组合逻辑电路分析与设计
数字电子技术基础Multisim仿真系列 一 SSI组合逻辑电路设计
qinghao优快云的博客
10-30 4956
今天牟浩为大家带来数字电路的Multisim仿真 1.监视交通灯工作状态的逻辑电路 2.三变量多数表决电路 1监视交通灯工作状态的逻辑电路 2.三变量多数表决电路 用LED的亮灭代表输出的真值。 ...
西南科技大学数字电子技术实验一（数字信号基本参数与逻辑门电路功能测试及FPGA 实现）FPGA部分
Welcome To Myon'Blog !
11-27 3357
1、掌握基于 Verilog 语言的 diamond 工具设计全流程。2、熟悉、应用 Verilog HDL 描述数字电路。3、掌握 Verilog HDL 的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

My6n

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值