数字 IC 笔试面试必考点（14）时序设计与时序约束

数字 IC 笔试面试必考点（14）时序设计与时序约束

版权所有，新芯设计，转载文章，请注来源

• 引言
• 🌏 一、时序设计（Timing Design）
• 🌏 二、时序收敛（Timing Closure）：
• 🌏 三、时序约束（Timing Constraint）：
• 🌏 四、时钟设计（Clock Design）：

引言

  本文主要介绍了时序设计和时序约束。

---

🌏 一、时序设计（Timing Design）

  电路设计的难点在时序设计，时序设计的实质就是满足每一个触发器的建立时间、保持时间的要求，从而达到时序收敛的过程，扩大一点地说，就是使得数据能够在正确的时间到达从而正确地被处理，这个就要对设计的电路非常的熟悉。

---

🌏 二、时序收敛（Timing Closure）：

  时序收敛是现场可编程逻辑门阵列、专用集成电路的电路设计过程中，通过调整、修改设计，从而使得所设计的电路满足时序要求的过程。

---

🌏 三、时序约束（Timing Constraint）：

  时序约束是规范设计的时序行为，主要包括周期约束，偏移约束，静态时序路径约束三种，通过附加时序约束，可以指导综合工具和布局布线工具，使设计达到时序要求。

cre