10个verilog用于课程设计的题目和代码

以下是10个Verilog课程设计及简单代码示例：

## 1. 简单的一位全加器
### 功能描述
实现一位全加器，有两个输入位（a和b）和一个进位输入（cin），输出和（sum）与进位输出（cout）。

### Verilog代码
```verilog
module full_adder(
    input a,
    input b,
    input cin,
    output sum,
    output cout
);
    assign sum = a ^ b ^ cin;
    assign cout = (a & b) | (a & cin) | (b & cin);
endmodule
```

## 2. 2 - 4译码器
### 功能描述
将2位输入（a，b）译码为4位输出（y0 - y3），只有与输入值对应的输出位为高电平。

### Verilog代码
```verilog
module decoder_2_to_4(
    input a,
    input b,