一动一静皆消耗——IC设计之低功耗技术(Low Power Design)

定义

低功耗设计被定义为：一系列旨在减少芯片整体动态和静态功耗的技术和方法。
在数字后端设计中，常常会提到PPA，即性能（Perforance），功耗（Power），面积（Area）这三个指标。随着便携式、手持式和电池供电设备中广泛普及，功耗在评价芯片优劣时所占的比重越来越高，低功耗设计也成为了很多芯片设计时的必经之路。

那么低功耗设计中又有哪些常用方法呢？在回答这个问题之前，先来简单介绍一下芯片中功耗分析的方式，以及芯片中各部分所占功耗的比例。

如图1所示，芯片总体功耗公式包含了动态功耗和静态功耗两大部分。

动态功耗（Dynamic Power）反映的是芯片中电路信号出现翻转时所产生的功耗。其又可分为翻转功耗（Switching power）和短路功耗（ShortCircuit power），翻转功耗简单来说就是在芯片正常工作过程中standard cell的状态随时钟或数据信号的变化而翻转（0→1之间的翻转）所产生的功耗，而短路功耗则是在信号翻转过程中出现的Pmos和Nmos同时导通，进而使VDD和GND短接而消耗的功耗

静态功耗（static power）也被称为漏电功耗（leakage power），也就是在没有翻转活动时流经MOS管的漏电流产生的功耗。尽管每个MOS管的漏电流很小，但由于每颗芯片中集成的晶体管也越来越多，导致芯片的整体leakage power也变得越来越高，在数字后端设计中，每个standard cell的leakage power都被记录在lib库中，因此计算静态功耗也十分方便。

不同部分单元的功耗占比

在典型的芯片中，时钟电路的功耗约占总功耗的