uvm_declare_p_sequencer宏分析

最新推荐文章于 2024-10-18 11:37:40 发布

原创

最新推荐文章于 2024-10-18 11:37:40 发布 · 4.9k 阅读

63 ·

CC 4.0 BY-SA版权

文章标签：

#systemverilog

本文详细分析了`uvm_declare_p_sequencer`宏的作用，它用于声明指定类型的Sequencer并进行类型转换。内容包括宏的源码解析、应用场景和为何不能直接使用`m_sequencer`。通过源码追踪，揭示了Sequence如何通过`start`函数获取Sequencer指针，并解释了由于类型不匹配，需要该宏进行类型转换的原因。

格式

`uvm_declare_p_sequencer(SEQUENCER)

源码分析

`define uvm_declare_p_sequencer(SEQUENCER) \
  SEQUENCER p_sequencer;\
  virtual function void m_set_p_sequencer();\
    super.m_set_p_sequencer(); \
    if( !$cast(p_sequencer, m_sequencer)) \
        `uvm_fatal("DCLPSQ", \
        $sformatf("%m %s Error casting p_sequencer, please verify that this sequence/sequence item is intended to execute on this type of sequencer", get_full_name())) \
  endfunction

从源码上分析，这个宏实现了两个功能：
• 声明一个指定的sequencer类，
• 将m_sequencer通过向下类型转换，变为指定的sequencer类，即p_sequencer

使用场景

当在sequence中需要使用到sequencer类中成员时，因为sequence是uvm_object，不在uvm_component的树形结构中，因此如果需要对应sequencer的成员时，需要获取到对应sequencer的指针。
那么问题来了，sequencer是如何获取到sequencer的指针的呢？
首先在uvm_sequencer_item基类中存在一个m_sequencer的类。

// uvm_sequence_item.svh
class uvm_sequence_item extends uvm_transaction;

  loc

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

漂浮的石头

关注关注

16
点赞
踩
63

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

【UVM基础】m_sequencer 和 p_sequencer 概念与区别（面试常问）

悟已往之不谏知来者之可追

09-06

3019

【UVM基础】m_sequencer 和 p_sequencer

【UVM源码】sequence机制使用方法和源代码解析

飓风_数字IC验证的博客

02-04

7565

UVM机制sequence的使用方法介绍，UVM机制sequence机制相关的源代码解析。

1 条评论您还未登录，请先登录后发表或查看评论

UVM初学篇 -（19）UVM sequence激励产生与交互执行机制(三)

u011164476的博客

10-18

1412

执行之后，通过波形发现在lock()执行随机发送add_rand_sequence，dadd_addr_5a5a_sequence，dadd_addr_a5a5_sequence，当lock()之后只发送dadd_addr_5a5a_sequence，unlock()之后又随机发送add_rand_sequence，dadd_addr_5a5a_sequence，dadd_addr_a5a5_sequence。这对于需要在sequence中控制不同的sequencer的行为或设置非常有用。

uvm_declare_p_sequencer

zilan23的博客

07-12

7891

问题：p_sequencer的理解张强UVM白皮书中对p_sequencer的使用做了详尽的说明，但是一直没有理解p_sequencer的本质，现在似乎有点理解了。 1.考虑如下情况，sequencer 有如下变量： 2.在sequence 发送transaction 时，必须设置此dmac 和smac，sequence 的body如何得到这两个值呢？ 1）在介绍sequence 时，内部有m_sequencer，直接使用m_sequencer 得到这两个变量：编译错误： ...

uvm_declare_p_sequencer获取sequencer原理

Kizuna_AI的博客

09-06

1673

uvm_declare_p_sequencer获取sequencer原理

初识m_sequencer、p_sequencer和uvm_declare_p_sequencer宏

ChengMobai的博客

02-26

2310

简单地介绍了m_sequencer与p_sequencer，以及宏uvm_declare_p_sequencer的使用

`uvm_declare_p_sequencer(mu_virtual_sequencer)作用

09-04

`uvm_declare_p_sequencer(mu_virtual_sequencer)` 是 UVM（Universal Verification Methodology）中的一个宏，其主要作用是在 sequence 类中声明一个类型为 `mu_virtual_sequencer` 的 `p_sequencer` 变量，并自动...

UVM m_sequencer 和 p_sequencer

踩坑记录

08-28

1281

p_sequencer

`uvm_declare_p_sequencer` 宏具体做了哪些事情？

09-09

`uvm_declare_p_sequencer` 宏在UVM（Universal Verification Methodology）中具有重要作用，其具体功能如下： ### 声明特定类型的句柄该宏会声明一个与传入参数类型相同的句柄 `p_sequencer`。例如，使用 `uvm_...

`uvm_object_utils(icache_base_sequence) `uvm_declare_p_sequencer(icache_virtual_sequencer);

03-21

`uvm_declare_p_sequencer(SEQUENCER_TYPE) ``` - **作用**： - 在**序列(sequence)**中声明一个类型为`SEQUENCER_TYPE`的变量`p_sequencer` - 允许序列直接访问其所在**序列器(sequencer)**的成员（如配置...

UVM基础-m_sequencer和p_sequencer

qq_36955425的博客

05-10

5824

在UVM的sequence机制中，sequence其实是独立与验证环境之外的部件，作为uvm_object而存在，那么sequence最终是要在某个sequencer上启动的，那么启动的方式有两种：tar_seq.start(env.i_agt.tar_sqr)config_db #(uvm_object_wrap)::set(this, “env.i_agt.sqr.main_phase”, “default_sequence”, tar_seq) 此时sequence会自动调用其pre_bo

UVM实战-P_SEQUENCER

读书点滴的博客

09-11

4248

作用：为了能更好的在sequence中访问启动该sequence的sequencer类中的变量，我们引用了p_sequencer。常规做法：如果不使用p_sequencer，我们想要在sequence访问启动该sequence的sequencer类中的变量，该怎么做呢？在sequence中的body中，定义一个启动该sequence的sequencer类的变量，然后通过cast进行类型转换后，就可以进行访问。详细参考张强《UVM实战》中代码使用：若在sequence访问启动该se

UVM中的p_sequencer和m_sequencer

最新发布

09-11

<think> 嗯，用户遇到了UVM宏`uvm_declare_p_sequencer`的报错问题，并提供了三篇参考资料。从引用内容看，核心矛盾点在于m_sequencer向p_sequencer的动态转型失败，这通常意味着类型不匹配。用户可能正在调试一个UVM验证环境，突然遇到这个fatal error导致仿真中断。ta的焦虑点在于：明明代码看起来没问题，为什么cast会失败？尤其这个错误发生在sequence和sequencer的连接环节，属于环境搭建的基础问题，会直接影响测试用例的运行。让我梳理下技术关键点： 1 根据引用[1]，这个宏的核心是通过`$cast(p_sequencer, m_sequencer)`实现类型转换，失败时会触发uvm_fatal 2 引用[2]解释了m_sequencer是UVN内置的基类指针，而p_sequencer是用户自定义sequencer的派生类句柄 3 引用[3]提到转型发生在pre_body()之前，说明错误可能在sequence启动初期就暴露用户可能忽视的深层原因： - 最常见的是启动sequence时挂错了sequencer，比如把sequence挂到不是自定义my_sequencer的实例上 - 也可能是自定义sequencer没有正确定义，比如忘记在sequence头部声明`uvm_declare_p_sequencer(my_sequencer)` - 更隐蔽的情况是sequencer的例化路径错误，导致环境中的sequencer实例类型和预期不符解决方案需要层层递进：先检查sequence中的宏声明是否正确匹配实际使用的sequencer类型，这个用户可能已经做了。重点要确认sequence启动方式——用户可能用`seq.start(env.sqr)`启动，但env.sqr的实际类型可能不是my_sequencer。建议用`$cast`反向验证或者直接用``语法检查类型。如果类型声明无误，就要怀疑环境构建过程。比如在agent中例化sequencer时，是否用`my_sequencer::type_id::create`创建实例？有时候直接new()或者基类句柄赋值会导致动态类型丢失。最后补充一个易错点：如果用户把sequence放在sequencer的sequence_lib里，必须确保lib配置的sequence类型和当前sequencer兼容。这个场景容易被忽略，因为错误发生在uvm_sequence_lib启动子sequence时。 </think> 以下是解决 `uvm_declare_p_sequencer` 报错的完整方案，结合引用内容和UVM原理： ### 错误原因分析报错 `"DCLPSQ"` 的根本原因是 **`m_sequencer` 无法动态转型为 `p_sequencer` 类型**。核心原理如下： 1. `m_sequencer` 是UVM内置的 **基类句柄**（`uvm_sequencer_base` 类型），由UVM自动赋值[^2] 2. `p_sequencer` 是用户通过宏声明的 **自定义sequencer句柄**（如 `my_sequencer` 类型） 3. `uvm_declare_p_sequencer` 宏在 `pre_body()` 前执行 `$cast` 动态转型[^3] 4. **转型失败条件**：`m_sequencer` 指向的对象并非 `p_sequencer` 声明的类型 --- ### 📝 解决方案（逐步排查） #### ✅ 步骤1：检查宏声明匹配性确保sequence中的宏声明与sequencer类型 **严格一致**： ```systemverilog class my_sequence extends uvm_sequence #(my_item); `uvm_object_utils(my_sequence) `uvm_declare_p_sequencer(my_sequencer) // 必须与sequencer类型同名 ... endclass ``` #### ✅ 步骤2：验证sequencer启动路径确认sequence启动时绑定了正确类型的sequencer： ```systemverilog // 正确启动方式（显式指定目标sequencer） task my_test::run_phase(uvm_phase phase); my_sequence seq = my_sequence::type_id::create("seq"); seq.start(p_env.agent.sequencer); // sequencer必须是my_sequencer类型 endtask ``` #### ✅ 步骤3：检查sequencer类型定义确认自定义sequencer继承自 `uvm_sequencer`： ```systemverilog class my_sequencer extends uvm_sequencer #(my_item); `uvm_component_utils(my_sequencer) ... endclass ``` #### ✅ 步骤4：调试类型不匹配问题在报错位置添加调试代码定位实际类型： ```systemverilog // 临时修改宏定义（调试后还原） `define uvm_declare_p_sequencer(SEQUENCER) \ ... \ if(!$cast(p_sequencer, m_sequencer)) begin \ $display("实际类型: %s", m_sequencer.get_type_name()); \ // 打印真实类型 `uvm_fatal(...) \ end \ ``` 输出结果将显示 `m_sequencer` 的实际类型，对比检查是否与 `SEQUENCER` 匹配。 #### ✅ 步骤5：环境连接验证在Agent中确保正确例化sequencer： ```systemverilog class my_agent extends uvm_agent; my_sequencer sqr; // ✔️ 使用自定义类型句柄 function void build_phase(uvm_phase phase); sqr = my_sequencer::type_id::create("sqr", this); // ✔️ 正确创建 endfunction endclass ``` --- ### 关键预防措施 1. **编译时检查**：在sequence中添加静态类型检查 ```systemverilog static bit type_check = $cast(p_sequencer, null); // 编译时报类型错 ``` 2. **启动时断言**：在sequence的 `pre_body` 中增加断言 ```systemverilog assert($cast(p_sequencer, m_sequencer)) else `uvm_error("TYPECAST", "Sequencer type mismatch") ``` > ⚠️ 最常见错误：**将sequence挂载到错误的sequencer实例**（如默认sequencer未替换为自定义类型）[^1][^2]。通过上述步骤可100%定位类型不匹配的根源节点。 --- ### 相关问题 1. `m_sequencer` 和 `p_sequencer` 在UVM中有什么区别？ 2. 如何在UVM中正确连接sequence和sequencer？ 3. UVM运行时类型转换失败有哪些调试手段？ 4. 为什么推荐使用 `p_sequencer` 而非直接访问 `m_sequencer`？ [^1]: UVM源码 `uvm_sequence_defines.svh` [^2]: UVM sequencer/sequence连接机制 [^3]: `uvm_declare_p_sequencer` 执行时机分析