ZYNQ7020【DDR测试--Memory test报错】

原创于 2024-11-23 17:08:01 发布 · 581 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发 #嵌入式硬件 #笔记

memory test测试串口打印信息：

Debug报错：

解决方案：将下图中的复位信号选中就解决了。

编译可以通过！

关注博主即可阅读全文

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

FPGAmaster

关注关注

2
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

Zynq7020 有关跑裸板程序的问题

smile_5me的博客

01-24

993

之前调试的时候遇到这样的一个问题，就是我在裸板下调试，烧写bit文件没有问题，但是跑程序比如helloworld的时候就会出现在memory报错的信息，最后检测出来是硬件的问题，锡连在一起了，那么我的排查方法如下。 1、首先确保程序没问题。 2、一般程序没问题的话，去看看vivado逻辑的DDR配置是否有问题。 3、若配置没问题，先尝试在内部ram里跑你的程序，若在内部ram可以正常跑，则可...

ZYNQ PL操作DDR内存读写测试

wangjie36的博客

09-13

9721

一，用户FPGA逻辑接口和搭建FPGA工程 AXI4 从接口块：AXI4 从站接口将 AXI4 事务映射到 UI，以向内存控制器提供行业标准总线协议接口。用户界面块：UI 块向用户提供 FPGA 逻辑块。它通过呈现平面地址空间和缓冲读写数据来提供对本机接口的简单替代。内存控制器和本机接口：内存控制器（MC）的前端显示 UI 块的本机接口。本地接口允许用户设计提交存储器读写请求，并提供将数据从用户设计移动到外部存储器件的机制，反之亦然。内存控制器的后端连接到物理接口，并处理该模块的所有接口要求。 ..

参与评论您还未登录，请先登录后发表或查看评论

Zynq 7000从零开始之二 -- 内存测试程序

热门推荐

青蛙@嘎嘎

01-22

1万+

由于所有的APP都是在DDR中运行的,所以先让DDR工作起来是后续实验的基础.使用的硬件是z-turn开发板. 本文主要讲怎样创建一个内存测试程序,测试DDR,程序还是运行在内部RAM;FPGA涉及的内容有怎样配置DDR参数,及怎样保存和导入硬件参数;软件方面会涉及BSP修改及 BOOT.bin的生成.关于Vivado的具体操作请参考--"Zynq 700

DDR-Memory-Test | DDR 内存测试压力测试

Codings的专栏

10-24

1万+

DDR 内存测试 1. 背景简介 DDR 内存是嵌入式系统中重要的组成部分，随着主控的工作频率越来越高，造成搭配的内存的频率工作频率越来越高，内存对系统的信号完整性要求也越来越高，如果设计欠考虑或者内存芯片质量差，很容易出现内存读写的错误，造成系统死机。如何快速、低成本测试嵌入式系统中 DDR 内存的稳定性？通过老化煲机来测试ddr内存的稳定性需要耗费大量的时间，通过专业的软件来测试则事半功倍。 2. 测试工具 2.1. memtester 工具 2.1.1. 工具简介开发作者：Charle

ZYNQ 最小系统搭建并测试

Bronceyang的博客

03-18

2017

zynq最小系统包括DDR3，ARM ，UART，主要是PS部分主要步骤：第一步：选芯片类型第二步：添加ZYNQ ip核，进行必要的的配置 1.时钟频率：PS频率为33.333MHz，PL一般配置为100MHz，PS为666.66666MHZ，DDR频率为533.333MHZ； 2.DDR内存型号，必须配置正确，否则SDK运行可能会崩溃； 3.bank1 电压为1.8V，...

Xilinx ZYNQ SOC入门基础之使用SDK自带程序测试内存及DRAM实验

FPGA_Designer

05-03

1万+

引言：上一篇文章我们介绍了ZYNQ SOC设计流程及Hello Word实验，本节我们在上一节实验的基础上继续使用Xilinx SDK自带的测试例程测试内存和DRAM，以验证SOC芯片及SDRAM是否可以正常工作，实验内容包括： ZYNQ SOC片上内存测试 DDR3 DRAM测试 1.实验系统框图本实验系统框图如图1所示。图1、实验系统框图 2.硬件平台设计本节硬件平台与上...

ZYNQ7030无法从DDR启动的问题

星旭的博客

09-29

6120

今天调试JTAG的菊花链遇到这个问题，当SDK代码烧写进去后，报出来这个错误： Error while launching program: Memory write error at 0x100000. APB AP transcation error.DAP status f0000021 ...

ZYNQ 7020 FPGA DDR3

qq_39455093的博客

07-14

1万+

ZYNQ 7020 FPGA DDR3ZYNQ是FPGA+双核ARM的架构 ZYNQ是FPGA+双核ARM的架构最近我需要用到ZYNQ来做东西，但是网上看见到的开发板在FPGA部分没有没有挂DDR3,只能结合自己以前的经验和现有的资料，摸索一下。本文分为两部分： 1. zynq的FPGA部分怎么加上两片ddr3，引脚分配，时钟等。 2. 如何测试，验证PCB效果。注意下面的FPGA Part和速度等级，确保选择的是自己使用的芯片，之后选择下一步。 |:-----------------------

zynq7020画原理图bug

weixin_41920053的博客

04-21

2343

@TOC 1.QSPI flash问题 1.1flash加载bin文件后，qspi无法自启动经过翻看ug585,看到这个需要按照如下复位，才能启动bootrom 1.2原理图直接画成qspi_flash启动可能会遇到bin文件固化不进去解决办法：用于下载的fsbl加如下代码，生成QSPI启动的bin的fsbl不加 ...

linux怎么读zynq的ddr数据,Zynq-Linux移植学习笔记之30-用户程序读写DDR

weixin_29081163的博客

05-13

1864

1、背景介绍最近项目中需要做一个JTAG测试功能，该功能是需要在DDR的一段空间中准备一组数据，发送出去，再用DDR的另一段空间收数，判断收到的数是否和发送的数据相同，以此加以验证。为此，需要在ZYNQ PL中实现GPIO通过HP读写DDR实地址的操作，同时在PS中通过ARM实现对发送和接收两段内存区域的读写操作。2、实现方法linux中提供了dev/mem来对DDR进行读写，让应用程序可以直接读...

ZYNQ 无DDR 启动

weixin_44845857的博客

08-18

4193

ZYNQ 无DDR 启动1 fsbl_bsp 相关修改Translation_table.sxil_exception.cfsbl 相关修改main.cfsbl.hfsbl_handoff.Sfsbl_hooks.cfsbl_hooks.himage_mover.cpcap.cqspi.cqspi.hlscript.ld添加宏定义2 applicationapplication.clscript.ld3 生成BOOT.BIN 1 fsbl_bsp 相关修改 Translation_table.s 该文件

Xilinx ZYNQ Ultrascale+ 性能测试之 Memory Stream

justdemo的博客

05-08

540

John McCalpin “Memory Bandwidth and Machine Balance in High Performance Computers”, IEEE TCCA Newsletter, December 1995 http://www.cs.virginia.edu/stream/ 测试结果如下： # stream STREAM copy latency: 3.84 nanoseconds STREAM copy bandwidth: 4168.29 MB/sec STREAM s

ZYNQ开发之导出内存数据

Leo_9824的博客

05-21

3435

对于ZYNQ芯片内存数据如何导出问题，这里给出一种方法。 1、xilinx SDK内存数据导出可以使用XSCT/XSDB工具导出，如下图：（在线运行后会探出此窗口）选择XSDB工具操作说明： 1） connect建立连接 2） ta 查找可连接目标 3） ta 2 连接到目标2 4） cd 指定路径 5） mrd –bin –file name.bin address len 从地址address开始读取长度为len的数据，存储到”指定路径”，文件名为name.bin。 2、注意事项 1

ZYNQ学习之路（四）：DDR读写测试实验

梅菜扣肉

03-07

8688

一、AXI协议简介 ZYNQ的架构是分为PL与PS的，因此两者之间免不了数据交互，之前我们介绍了通过BRAM进行交互，但BRAM进行交互存在速度慢、内存有限的缺点，对于ZYNQ7020来说，其BRAM只有4.9M，当数据量较大时，就没有办法使用了。而PS端的DDR3起码是512M，甚至有的达到了4G，可以满足大量数据进行交互。 PL与PS进行高速的数据交互要通过AXI协议。zynq 7000 SOC 的 HP 口是 High-Performance Ports 的缩写，如下图所示，一共有 4个 HP 口

zynq调试记录

嵌入式小小白

04-19

790

调试记录 ddr测试在新板卡制作完成，回来进行上电运行程序测试的时候，有可能会出现程序运行异常的情况，这时候我们可以首先使用SDK里面的dram测试工程先测试，保证ddr测试通过后，在进行下面的开发工作。启动模式设置 zynq的启动模式是通过读取外部IO口的状态来设置的，如下表：这里就引入了一个问题，烧写程序时候需要用到j-tag，但是启动程序需要用到其他的配置模式，调试阶段或者后期产品维护的时候就需要修改硬件（增加按键/拨码开关）的方式来满足不同的使用模式。那么怎么能够不修改硬件满足所有的使用环境

【Vivado那些事儿】从小白到专家：网友亲身实践教您上手 ZYNQ 开发 | Zynq 常用外设快速上手指南（下）

jk_101的博客

10-16

858

ZYNQ有专用的DDR Controller接口，如果外部硬件连接了DDR器件，于是在ZYNQ Processing System中正确配置了相应的信号和参数后，DDR就可以成为ZYNQ的内存，在SDK中可以直接使用memcpy、memset以及类似的函数对于Memory空间进行操作。该值可以在UG585中断的相关章节查询到，如下图所示。于是，与“将用户逻辑设计封装成IP”中的实验相比，同样是控制外部4个LED，就不需要另外设计一个逻辑模块，并封装成IP作为PS的外设了，可以直接通过SDK的程序进行控制。.

ZYNQ 裸机版本DDR测试

crjmail的博客

12-17

2697

一、代码 #include <stdio.h> #include "platform.h" #include "xil_printf.h" #include "xparameters.h" #include "xparameters_ps.h" #include "xil_io.h" #define DDR_BASEARDDR XPAR_DDR_MEM_BASEADDR + 0x10000000 int main() { init_platform(); print

zynq操作系统：DDR带宽测试

快跑Bug来啦！

12-30

4397

引言个别时候，嵌入式设备的DDR除了常规的遍历读写和压力测试外，会有提供读写带宽的需求，下面介绍一种没有精确要求的测法，参考自http://github.com/raas/mbw 原理主要分三部分：memcpy（内存拷贝），dumb（字符拷贝），memblock（内存块）拷贝，通过计算拷贝指定内容的时间来得出内存拷贝速度，时间由系统函数gettimeofday（）获得。 gettimeofday（）：它获得的时间精确到微秒（1e-6 s)量级。在一段代码前后分别使用gettimeofday可

如何测试zynq7020 板子上ddr3是否正常

最新发布

03-15

<think>好的，我现在需要帮助用户测试Zynq 7020板子上的DDR3是否正常工作。首先，我得回忆一下Zynq 7020的架构。Zynq-7000系列是Xilinx的SoC，结合了ARM Cortex-A9双核处理器和FPGA逻辑。DDR3作为主要的内存，它的稳定性对系统运行至关重要。用户的问题是如何测试DDR3是否正常。我需要从硬件和软件两个方面来考虑。硬件方面，可能需要检查焊接、电压、时钟信号等。软件方面，可以通过读写测试、压力测试、使用Xilinx的工具或者操作系统下的工具来检测。首先，硬件检查。DDR3的电源电压通常应该是1.5V，但有些可能使用低电压版本1.35V。用户需要确认板子的设计规格，用万用表或示波器测量电压是否稳定。然后是时钟信号，DDR3需要差分时钟，频率可能高达数百MHz，示波器需要足够的带宽来捕捉信号质量。另外，数据线和地址线的连接是否正常，是否有虚焊或短路，可能需要目检或X光检查，但普通用户可能没有这些设备，可能需要依赖软件测试。软件测试方面，Xilinx提供了内存测试工具，比如在Vivado中可以使用Memory Interface Generator (MIG)生成的示例设计，或者使用自带的测试程序。用户可能需要生成一个简单的硬件设计，通过MIG控制器来访问DDR，然后运行测试程序。测试程序通常会写入特定的数据模式（比如全0、全1、交替0和1等），然后读取回来验证是否正确。另外，使用Xilinx SDK或PetaLinux工具链，可以编写裸机程序或Linux下的应用程序来进行内存测试。例如，在裸机程序中，可以分配一块内存区域，进行连续的写和读操作，检查是否有错误。在Linux下，可以使用memtester工具，这是一个常用的内存测试工具，可以执行多种测试模式，检测内存错误。步骤上可能需要先确认硬件设计正确，尤其是MIG的配置是否正确，引脚分配是否符合板子的原理图。然后生成bitstream，配置到FPGA中，接着在ARM处理器上运行测试程序。如果测试过程中出现错误，可能说明DDR3存在硬件问题或信号完整性问题。还有，压力测试也很重要，比如进行大容量的数据读写，或者高频率的访问，以检测在负载下是否会出现错误。长时间运行的测试可以帮助发现偶发性的问题，比如由于温度或电压波动引起的故障。另外，用户可能需要检查PCB布局，DDR3的走线是否符合长度匹配、阻抗控制等要求，这些可能影响信号完整性。但如果没有专业工具，用户可能只能通过软件测试结果来推断硬件问题。总结一下，测试步骤可能包括：硬件电压和时钟检查，MIG示例测试，裸机程序测试，Linux下的memtester，以及压力测试。如果这些测试都通过，DDR3应该是正常的；如果失败，可能需要检查硬件连接或信号质量。</think>测试Zynq 7020开发板的DDR3是否正常需结合硬件检查与软件验证，以下是具体步骤： --- ### **一、硬件基础检查** 1. **电源与电压测量** - 确认DDR3供电电压：标准DDR3为1.5V，低功耗版（DDR3L）为1.35V。 - 使用万用表测量电源引脚（如VDD、VTT）是否稳定，排除电压波动或短路问题。 2. **时钟信号验证** - 使用示波器检测DDR3差分时钟（CLK_P/CLK_N）波形，确保频率和幅值符合规格（通常数百MHz）。 3. **物理连接检查** - 检查PCB焊接质量，尤其是数据线（DQ）、地址线（ADDR）和控制信号线（如RAS、CAS）是否虚焊或短路。 --- ### **二、软件功能测试** #### **1. 使用Xilinx MIG示例工程** - **步骤**： - 在Vivado中创建工程，通过Memory Interface Generator（MIG）配置DDR3控制器。 - 生成示例设计并下载到FPGA，运行预置测试程序（如读写特定数据模式）。 - 观察串口输出或LED指示，若报告错误则可能存在硬件问题。 #### **2. 裸机程序测试（通过SDK）** - **代码示例**： ```c #include <stdio.h> #include "xil_io.h" #define TEST_SIZE 1024 // 测试1KB内存 int main() { volatile uint32_t *mem_base = (uint32_t *)0x00100000; // DDR起始地址 // 写入测试模式 for (int i = 0; i < TEST_SIZE; i++) { *(mem_base + i) = i; } // 读取验证 for (int i = 0; i < TEST_SIZE; i++) { if (*(mem_base + i) != i) { xil_printf("DDR3 Error at 0x%x: Expected 0x%x, Got 0x%x\n", (mem_base + i), i, *(mem_base + i)); return -1; } } xil_printf("DDR3 Test Passed!\n"); return 0; } ``` - **操作**： - 在Xilinx SDK中编译代码，通过JTAG下载到Zynq处理器运行。 - 若输出错误地址，需排查信号完整性或硬件故障。 #### **3. Linux系统测试（使用memtester）** - **步骤**： - 启动Linux系统（如PetaLinux），安装并运行内存测试工具： ```bash memtester 100M 10 # 测试100MB内存，循环10次 ``` - 若出现错误日志（如`FAILURE`），表明DDR3存在稳定性问题。 --- ### **三、进阶排查** 1. **信号完整性分析** - 使用示波器检测数据线眼图，确认时序余量（Setup/Hold Time）是否满足要求。 - 检查PCB走线长度匹配（误差±50mil内），避免信号反射。 2. **压力测试** - 运行大容量持续读写（如1GB数据），或使用高负载应用（如视频处理）观察系统是否崩溃。 --- ### **四、常见故障原因** - **硬件问题**：焊接不良、电源噪声、时钟抖动、PCB走线错误。 - **软件问题**：MIG配置参数错误（如时序参数、行列地址宽度）。 --- ### **总结** 若上述测试均通过，则DDR3功能正常；若失败，需优先检查硬件连接与信号质量，再验证软件配置。建议结合示波器与自动化测试工具定位问题。