Xilinx 参数化宏（XPM）xpm_cdc_handshake

最新推荐文章于 2025-11-11 15:05:16 发布
原创 最新推荐文章于 2025-11-11 15:05:16 发布 · 423 阅读 · 10 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #开发语言 #Vivado #Xilinx #Verilog

         在 Verilog 中，xpm_cdc_handshake 是 Xilinx 参数化宏（XPM） 中的握手协议时钟域交叉（CDC）模块，用于安全地传递多比特数据 across clock domains。

一、概述

   xpm_cdc_handshake 使用完整的握手协议（REQ/ACK）来确保多比特数据在跨时钟域时不会丢失或损坏。

二、基本语法

// Verilog 实例化
xpm_cdc_handshake #(
   .DEST_EXT_HSK(0),        // 0-1
   .DEST_SYNC_FF(2),        // 范围：2-10
   .INIT_SYNC_FF(0),        // 0-1
   .SIM_ASSERT_CHK(0),      // 0-1
   .SRC_SYNC_FF(2),         // 范围：2-10
   .WIDTH(8)                // 范围：1-1024
)
xpm_cdc_handshake_inst (
   .src_clk(src_clk),       // 源时钟
   .src_rst(src_rst),       // 源复位
   .dest_clk(dest_clk),     // 目标时钟
   .dest_rst(dest_rst),     // 目标复位
   .src_in(src_in),         // 源数据输入
   .src_send(src_send),     // 源发送请求
   .src_rcv(src_rcv),       // 源接收确认（可选）
   .dest_req(dest_req),     // 目标数据请求
   .dest_ack(dest_ack),     // 目标确认（可选）
   .dest_out(dest_out)      // 目标数据输出
);

三、参数详解

1. 关键参数

  • WIDTH (必须): 数据宽度（1-1024 位）

  • DEST_SYNC_FF (默认=2): 目标时钟域同步寄存器级数

  • SRC_SYNC_FF (默认=2): 源时钟域同步寄存器级数

  • DEST_EXT_HSK (默认=0): 是否使用外部握手信号

四、使用示例

示例 1：基本握手数据传输

module handshake_cdc_example (
   input  wire clk_a,
   input  wire clk_b,
   input  wire rst_a,
   input  wire rst_b,
   input  wire [31:0] data_a,
   input  wire send_data,
   output wire [31:0] data_b,
   output wire data_valid
);

xpm_cdc_handshake #(
   .WIDTH(32),              // 32位数据
   .DEST_SYNC_FF(2),        // 2级同步
   .SRC_SYNC_FF(2)
) handshake_cdc (
   .src_clk(clk_a),
   .src_rst(rst_a),
   .src_in(data_a),
   .src_send(send_data),
   .src_rcv(),              // 不连接可选信号
   .dest_clk(clk_b),
   .dest_rst(rst_b),
   .dest_req(data_valid),   // 数据有效标志
   .dest_ack(1'b0),         // 不使用外部确认
   .dest_out(data_b)
);

endmodule

示例 2：完整握手协议

module full_handshake_cdc (
   input  wire src_clk,
   input  wire dest_clk,
   input  wire src_rst,
   input  wire dest_rst,
   input  wire [63:0] src_data,
   input  wire data_ready,
   output wire src_ready,    // 源端准备好接收新数据
   output wire [63:0] dest_data,
   output wire dest_valid,
   input  wire dest_ready    // 目标端准备好接收
);

xpm_cdc_handshake #(
   .WIDTH(64),
   .DEST_EXT_HSK(1),         // 使用外部握手
   .DEST_SYNC_FF(3)
) full_handshake (
   .src_clk(src_clk),
   .src_rst(src_rst),
   .src_in(src_data),
   .src_send(data_ready),
   .src_rcv(src_ready),      // 源端接收确认
   .dest_clk(dest_clk),
   .dest_rst(dest_rst),
   .dest_req(dest_valid),
   .dest_ack(dest_ready),    // 外部目标确认
   .dest_out(dest_data)
);

endmodule

五、握手协议流程

1. 基本模式（DEST_EXT_HSK = 0）

  1. 源端：设置 src_in 和 src_send=1

  2. CDC：自动传输数据

  3. 目标端：dest_req=1 表示数据有效

  4. CDC：自动产生确认，准备下一次传输

2. 外部握手模式（DEST_EXT_HSK = 1）

  1. 源端：设置 src_in 和 src_send=1

  2. CDC：传输数据到目标端

  3. 目标端：dest_req=1 表示数据有效

  4. 目标应用：读取数据后设置 dest_ack=1

  5. CDC：确认传回源端，src_rcv=1

六、应用场景

1. 配置寄存器跨时钟域

module config_reg_cdc (
   input  wire cfg_clk,
   input  wire sys_clk,
   input  wire rst,
   input  wire [15:0] cfg_data,
   input  wire cfg_write,
   output wire cfg_ready,
   output wire [15:0] sys_cfg,
   output wire sys_cfg_valid
);

xpm_cdc_handshake #(
   .WIDTH(16),
   .DEST_SYNC_FF(2)
) cfg_transfer (
   .src_clk(cfg_clk),
   .src_rst(rst),
   .src_in(cfg_data),
   .src_send(cfg_write),
   .src_rcv(cfg_ready),
   .dest_clk(sys_clk),
   .dest_rst(rst),
   .dest_req(sys_cfg_valid),
   .dest_ack(1'b0),
   .dest_out(sys_cfg)
);

endmodule

2. 数据包传输

module packet_transfer (
   input  wire tx_clk,
   input  wire rx_clk,
   input  wire rst,
   input  wire [127:0] packet_data,
   input  wire packet_valid,
   output wire tx_ready,
   output wire [127:0] rx_packet,
   output wire rx_valid,
   input  wire rx_ready
);

xpm_cdc_handshake #(
   .WIDTH(128),
   .DEST_EXT_HSK(1),        // 使用外部握手控制流
   .DEST_SYNC_FF(3)
) packet_cdc (
   .src_clk(tx_clk),
   .src_rst(rst),
   .src_in(packet_data),
   .src_send(packet_valid),
   .src_rcv(tx_ready),
   .dest_clk(rx_clk),
   .dest_rst(rst),
   .dest_req(rx_valid),
   .dest_ack(rx_ready),
   .dest_out(rx_packet)
);

endmodule

3. 命令字传递

module command_sync (
   input  wire ctrl_clk,
   input  wire proc_clk,
   input  wire rst_n,
   input  wire [7:0] command,
   input  wire cmd_valid,
   output wire ctrl_busy,
   output wire [7:0] proc_cmd,
   output wire proc_cmd_valid
);

xpm_cdc_handshake #(
   .WIDTH(8),
   .DEST_SYNC_FF(2)
) cmd_sync (
   .src_clk(ctrl_clk),
   .src_rst(~rst_n),
   .src_in(command),
   .src_send(cmd_valid),
   .src_rcv(ctrl_busy),
   .dest_clk(proc_clk),
   .dest_rst(~rst_n),
   .dest_req(proc_cmd_valid),
   .dest_ack(1'b0),
   .dest_out(proc_cmd)
);

endmodule

4. 状态信息反馈

module status_feedback (
   input  wire proc_clk,
   input  wire mon_clk,
   input  wire rst,
   input  wire [31:0] status_reg,
   input  wire status_update,
   output wire proc_done,
   output wire [31:0] mon_status,
   output wire mon_status_valid
);

xpm_cdc_handshake #(
   .WIDTH(32),
   .DEST_SYNC_FF(2)
) status_cdc (
   .src_clk(proc_clk),
   .src_rst(rst),
   .src_in(status_reg),
   .src_send(status_update),
   .src_rcv(proc_done),
   .dest_clk(mon_clk),
   .dest_rst(rst),
   .dest_req(mon_status_valid),
   .dest_ack(1'b0),
   .dest_out(mon_status)
);

endmodule

七、完整参数列表

xpm_cdc_handshake #(
   .DEST_EXT_HSK(0),        // 目标外部握手使能
   .DEST_SYNC_FF(2),        // 目标同步寄存器级数
   .INIT_SYNC_FF(0),        // 同步寄存器初始值
   .SIM_ASSERT_CHK(0),      // 仿真断言检查
   .SRC_SYNC_FF(2),         // 源同步寄存器级数
   .WIDTH(8)                // 数据宽度
)

八、时序特性

1. 传输延迟

src_send=1 → [2-3 src_clk] → 数据传输 → [DEST_SYNC_FF dest_clk] → dest_req=1

2. 吞吐量

  • 最大速率：受限于握手协议往返时间

  • 典型性能：每 5-8 个时钟周期传输一次数据

九、在 Vivado 中的使用

1. 自动识别和优化

Vivado 能够识别 XPM CDC 模块并应用适当的时序约束。

2. 约束建议

# 设置异步时钟组
set_clock_groups -asynchronous \
   -group [get_clocks src_clk] \
   -group [get_clocks dest_clk]

# 如果需要，设置虚假路径
set_false_path -from [get_cells {xpm_cdc_handshake_inst/*src_ff_reg*}] \
               -to [get_cells {xpm_cdc_handshake_inst/*dest_ff_reg*}]

十、优势

  1. 高可靠性：完整的握手协议确保数据完整性

  2. 灵活性：支持各种数据宽度和握手模式

  3. 流控制：内置背压机制防止数据丢失

  4. 易于使用：无需手动实现复杂的 CDC 逻辑

十一、注意事项

1. 正确用法
// 正确：等待 ready 信号再发送新数据
always @(posedge src_clk) begin
   if (src_rst) begin
      src_send <= 1'b0;
   end else begin
      if (new_data_ready && src_rcv) begin  // 等待确认
         src_in <= new_data;
         src_send <= 1'b1;
      end else begin
         src_send <= 1'b0;
      end
   end
end
2. 错误用法
// 错误：连续发送，可能丢失数据
always @(posedge src_clk) begin
   src_send <= data_valid;  // 可能在前一次传输未完成时发送
   src_in <= current_data;
end

// 错误：忽略握手信号
assign src_send = always_send;  // 不考虑目标端是否准备好
3. 复位考虑
// 推荐：使用适当的复位同步
xpm_cdc_handshake #(.WIDTH(32)) cdc_inst (
   .src_clk(clk_a),
   .src_rst(rst_sync_a),    // 同步到 src_clk 的复位
   .dest_clk(clk_b),
   .dest_rst(rst_sync_b),   // 同步到 dest_clk 的复位
   // ... 其他信号
);

十二、相关 XPM CDC 模块

  • xpm_cdc_single: 单比特电平信号 CDC

  • xpm_cdc_pulse: 单周期脉冲 CDC

  • xpm_cdc_gray: 计数器格雷码 CDC

  • xpm_cdc_array_single: 多比特数组 CDC（无握手）

xpm_cdc_handshake 是处理多比特数据跨时钟域传输的最安全方法，特别适用于配置数据、命令字和数据包传输等需要确保数据完整性的场景。

XPM_CDC_SINGLE（UG974）
qq_33300585的博客
12-23 2536
此宏将一个一位信号从源时钟域同步到目标时钟域。为了正确操作，输入数据必须由目标时钟采样两次或两次以上。您可以定义同步器中使用的寄存器级数。可选的输入寄存器可以用于在源时钟域中的输入被同步之前将其寄存。还可以启用仿真特性来生成消息，以报告宏的任何潜在滥用。
单bit信号跨时钟域处理及时序约束
aaaaaaaa585的博客
06-22 4357
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、pandas是什么？ 示例：pandas 是基于NumPy 的一种工具，该工具是为了解决数据分析任务而创建的。 二、使用步骤 1.引入库 代码
XPM_CDC_HANDSHAKE（UG974）
qq_33300585的博客
04-26 2550
XPM_CDC_HANDSHAKE（UG974）
Xilinx 参数化宏 XPM
yindq1220的博客
05-18 8463
赛灵思主要有3种： XPM_CDC，主要用于跨时钟域信号处理 XPM_FIFO，用于FIFO例化，相似于FIFO IP核 XPM_MEMORY，用于RAM和ROM例化，相似于RAM IP核 以上三种宏都可以用来实现跨时钟域的处理，FIFO与RAM的跨时钟域处理主要是通过缓存的方式实现。利用宏和IP核来实现FIFO、RAM的例化，功能上相差不大，就是使用方式略有区别。 以下主要介绍一下XPM_CDC，通过程序注释的方式进行介...
跨时钟域学习记录（二）——XPM_CDC
wjh776a68的博客
03-25 7783
本文以Xilinx提供的XPM_CDC代码为基础，整理常见的跨时钟域问题及处理方法
CDC_xilinx
zhangduojia的博客
07-05 3774
wire[7:0]ISP_dout_b8_CLTX; xpm_cdc_array_single#(.DEST_SYNC_FF(2),.INIT_SYNC_FF(0),.SIM_ASSERT_CHK(0),.SRC_INPUT_REG(0), .WIDTH(8)) xpm_cdc_array_ISP_dout_b8_CLTX( .dest_out(ISP_dout_b8_CLTX),.dest_clk(TxClk),.src...
异步跨时钟域电路怎么设计
芯门的博客
05-10 905
Xilinx异步跨时钟域电路设计方法
xilinx 原语 xpm_cdc_sync_rst如何用modelsim仿真
05-07
好的，用户问的是如何在ModelSim中仿真Xilinx的原语xpm_cdc_sync_rst。首先，我需要确认用户对ModelSim和Xilinx工具有一定的了解，可能是一位FPGA开发者。用户可能需要详细的步骤，包括环境设置、库编译、仿真流程等...
xpm_cdc_handshake使用
06-10
以下是一个简单的 XPM_CDC_HANDSHAKE 宏实例化示例代码： ```vhdl library ieee; use ieee.std_logic_1164.all; entity xpm_cdc_handshake_example is port ( src_clk : in std_logic; -- 源时钟 src_in : in ...
xilinx language templates xpm_cdc_sync_rst如何用modelsim仿真
05-07
首先，xpm_cdc_sync_rst是Xilinx参数化宏（XPM）的一部分，用于跨时钟域同步复位信号。在仿真时，需要确保ModelSim能够访问Xilinx的仿真库。引用3中提到了如何通过脚本设置工作库，编译RTL文件和IP核文件。这可能...
xpm_cdc_single
10-17
然后，实例化了 XPM_CDC_SINGLE 原语，通过参数配置了同步触发器的级数、初始化值、仿真断言检查和源时钟域的输入寄存器使能。最后，将时钟信号和数据信号连接到原语的相应端口。 ### 技术文档 可以通过以下途径...
vivado-ultrascale-libraries.可用于Xilinx原语查询
07-31
包含所有Ultrascale FPGA 可调用的原语，包括模块接口，功能说明。
FPGA设计中跨时钟域信号同步方法
09-12
随着 FPGA 系统设计的复杂化， 系统内部的各个功能模块往往需要工作在不同频率的异步时钟域中， 因此系统内核心功能模块与外设的通信设计无法避免地会涉及到跨时钟域的数据与信号的传递问题 尽管跨时钟域的同步问题并不属于 FPGA 系统设计领域的新问题， 但是随着多时钟域系统的常见化和复杂化， 使得跨时钟域同步这一要求具备了新的重要意义 在对跨时钟域设计中容易出现的亚稳态现象及其造成的影响进行简要概述与分析的基础上， 为了减小亚稳态发生的概率和降低系统对亚稳态错误的敏感程度， 提出了四种跨时钟域同步的解决方案， 较为详细地阐述了设计方案， 对设计进行了评估与分析， 并给出了优化设计。
[官方 IP] XPM_CDC
S&Z3463的博客
04-29 1649
Xilinx XPM_CDC（Xilinx Parameterized Macros - Clock Domain Crossing，Xilinx 参数化宏 - 时钟域交叉）是 AMD Xilinx 提供的一组参数化宏，用于在 FPGA 设计中实现安全高效的时钟域交叉（CDC，Clock Domain Crossing）。这些宏通过 Vivado 工具的模板实例化，基于 FPGA 的寄存器资源（FF）实现跨时钟域的信号同步，避免亚稳态问题。
XPM_CDC简介
lijq94的博客
07-06 8392
转：https://zhuanlan.zhihu.com/p/147058600 上一篇文章介绍了 单比特跨时钟域 的不同应用场景的区别（基于Xilinx Parameterized Macros），主要有: 同步Reset （XPM_CDC_SYNC_RESET） 异步Reset (XPM_CDC_ASYNC_RESET) 电平信号 （XPM_CDC_SINGLE） 脉冲信号 （XPM_CDC_PULSE） 这篇我们来看一下这几个Macro的具体设计细节和原理。我会基于Xilinx Guide的
Xilinx 参数化宏（XPM）xpm_cdc_array_single
Js_cold的博客
11-11 964
Xilinx参数化宏(XPM)中的xpm_cdc_array_single模块用于多比特数据的跨时钟域传输。该模块通过同步器链实现数据安全传输，支持1-1024位宽数据，具有配置灵活的同步寄存器级数(DEST_SYNC_FF)和源输入寄存器选项(SRC_INPUT_REG)。适用于静态配置寄存器、低频更新数据等场景，但不适合高频变化数据。典型延迟为DEST_SYNC_FF个目标时钟周期，使用时需确保数据稳定足够周期。相比握手协议，该模块具有接口简单、延迟低和资源效率高的优势。
亚稳态原因以及跨时钟处理方法
Feng995883092的博客
03-29 1637
FPGA中亚稳态 亚稳态原因 以及跨时钟处理
XPM小结
qq_41305217的博客
09-16 2237
xpm简介
Xilinx 参数化宏（XPM）xpm_cdc_sync_rst
最新发布
Js_cold的博客
11-11 570
Xilinx参数化宏(XPM)中的xpm_cdc_sync_rst模块用于安全传递同步复位信号到另一时钟域。该模块通过多级同步器链(DEST_SYNC_FF参数决定级数)确保复位信号正确同步，具有确定的延迟特性。它支持高低电平有效复位，适用于软件复位、条件复位等场景，但不能直接处理异步复位。在Vivado中会被自动识别并优化，使用时需保证源复位已同步且持续时间足够。相比xpm_cdc_async_rst，它专为同步生成的复位设计，是跨时钟域复位同步的标准解决方案。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值