关于滤波电容

关于板上滤波电容的设计，非常专业的做法是通过PDN仿真来确认电容的容值、数量、封装大小以及摆放的位置。但是，很多企业都不具备这样的能力，或者说没有去布置这样的能力。

常规的做法是去参照demo板子的设计，上游给的参考板子上面用了什么样的电容配置，也跟着设计，封装、容值、数量都保持一致，无法保持一样也尽量凑成一样的，比如一个47uF的由两个22uF的组合来替代。通常上游的板子为了使他们的芯片能稳定的工作，这部分都是验证过的，所以拿来做参考，大部分都是没有问题的，特别是芯片端的滤波电容的配置情况还是值得参考的。（对于芯片供电管脚的滤波电容，一个做法是每个电源pin都加一个小的滤波电容，比如10nF的，摆不下的时候可以考虑两个pin公用一个小滤波电容，这些除了原理设计上加了对应电容，还需要layout的时候按照对应的方式摆放才能起到预期的效果。）

一些额外的做法就是基于参考设计的情况，根据经验做删减，比如如果只有一种封装的物流，可以换几个其它封装的上去，容值也可以多样化一些；看到容值偏大和偏多了，实际生产的时候可以考虑先不上件，得回板后实际测试确认，无异常则可以降本了。

一些小芯片，很多时候会被忽略，在其供电引脚位置没有设计滤波电容（也叫去耦电容），比如EEPROM，FLASH，逻辑芯片，电平转换芯片等，这样的设计其实会显得不是那么可靠的，会出现到这些小芯片的电源可能纹波噪声偏大的情况，会影响芯片工作的稳定性和可靠性。建议是可以放一颗100nF+一颗1nF的电容在芯片的供电引脚位置来做基本的配置，封装的化，最常见的0402就可以了，成本也是极低的，如下是一个简单的例子。

对于一些有从电源芯片输出电源区域走线的信号线，还建议预留一些滤波电容（小容值小封装的电容即可），用来预防电源对信号线产生的干扰，当然这部分需要layout基本定下来之后才能确认哪些信号线穿越了那些区域，而这也是很容易被忽略的原因，毕竟layout定下来时，原理图已经是要完全定下来的状态了。评审PCB的时候关注下电源输出区域的信号走线，还是很有必要的，这部分的干扰要是留到回板后才发现，很多时候就只能改版来解决优化了，这个时候的成本就显得极大了。如下，两个电感之间穿过的信号线就建议加个小的滤波电容，以免被干扰。特别是，如果出现不得不从电感下方走线的情况，一定要预留滤波电容的位置。

对于一些比较敏感的电源引脚，比如时钟芯片或者给时钟供电的电源域、给高速信号供电的电源域等，可以考虑搭配磁珠来达到更好的滤波效果。

另外，有一些芯片在datasheet里面已经直接提了相关滤波电容的要求，做设计的时候也需要核对确认，不能忽略，芯片提了特殊的要求，需要重点关注。

祝好运！