数电实验4：彩灯控制器设计

西南交大数电实验————《数字电路与计算机组成原理》

一、实验目的

1. 巩固组合逻辑电路设计、仿真方法.
2. 学习简单时序电路的设计与实验方法。
3. 巩固 Verilog HDL 层次化文件设计。

二、实验内容

1. 用 Verilog HDL 以层次化的设计方法（电路结构参照图 1 所示的电路框图）， 设计一个 6 进制计数器及合适的译码器，将计数器输出 Q 与译码器输入 x 相连， 译码器输出codeout 锁定到实验箱的数码管段信号上（abcdefg）， 实现一个彩灯控制器的设计。 数码管外圈的笔段在控制电路的驱动下， 按杨辉三角的规律依次点亮/熄灭。对整体电路进行仿真，应当能够看到使能信号 en 为低电平时电路状态保持不变， en 为高电平时计数器的输出值自动增加，相应地译码器的输出依次变化，并循环。 图 1 为顶层电路框图， 图 2 为仿真波形图。
   
   

2. 引脚锁定
   a) 计数器的 en 锁定到实验箱的开关 1；
   b) 计数器的输出 Q 作为待观测的中间信号锁定到指示灯 LED2…LED0;
   c) clk 锁定到 CLK0（PIN_88）；
   d) 译码器输出锁定到数码管段信号(abcdefg)；
   e) seg 锁定到 SEG0。

3. 实验测试
   a) 将实验箱的时钟 clk0 设置到 1Hz，观察数码管的显示，并用文字记录实验现象。
   b) 将 clk0 设置到