ZOJ 1610 Count the Colors (线段树)

题目大意:

每次给[l,r)区间涂色c,后涂覆盖之前的,求最后有哪些颜色,分别有多少段

思路:

区间赋值,用线段树。

PS:每次涂色是 l ~ r 的区间,而不是涂点,最开始一直看不懂样例,看了大佬们的题解才发现题目意思理解错了。所以将保存颜色的color[i]定义为[i,i+1)的颜色,故每次更新操作更新的区间是 [l, r - 1]

代码:

#include<cstdio>
#include<cstring>
#include<vector>
#include<map>

#define Clr(x) memset(x,0,sizeof(x))
#define lson l,m,rt<<1
#define rson m+1,r,rt<<1|1
#define INF 0x33333333
#define LP(x,y) for(int i = x; i < y; i++)
#define LP2(x,y) for(int j = x; j >= y; j--) 

using namespace std;
typedef long long LL;
//mt19937 rng(chrono::steady_clock::now().time_since_epoch().count());
const int maxn = 8010;
int color[maxn<<2],lazy[maxn<<2];	//color[i]代表[i,i+1)的颜色 
vector<int> vi;
map<int,int> mii;
int n,l,r,c;
void pushdown(int rt)
{
	if(lazy[rt] != -1)
	{
		color[rt<<1] = lazy[rt];
		color[rt<<1|1] = lazy[rt];
		lazy[rt<<1] = lazy[rt];
		lazy[rt<<1|1] = lazy[rt];
		lazy[rt] = -1;
	}
}
void update(int L,int R,int C,int l,int r,int rt)
{
	if(l >= L && r <= R)
	{
		color[rt] = C;
		lazy[rt] = C;
		return;
	}
	int m = (l + r) >> 1;
	pushdown(rt);
	if(L <= m) update(L,R,C,lson);
	if(R > m) update(L,R,C,rson); 
}
void solve(int l,int r,int rt)
{
	if(l == r)
	{
		vi.push_back(rt);
		return;
	}
	int m = (l + r) >> 1;
	pushdown(rt);
	solve(lson);
	solve(rson);
}
void init()
{
	memset(color,-1,sizeof(color));
	memset(lazy,-1,sizeof(lazy));
	vi.clear();
	mii.clear();
}
int main()
{
	while(~scanf("%d",&n))
	{
		init();
		LP(1,n+1)
		{
			scanf("%d%d%d",&l,&r,&c);
			update(l+1,r,c,1,8001,1);	//更新是r要-1 
		}
		solve(1,8001,1);
		int pre = color[vi[0]];
		mii[color[vi[0]]]++;
		for(int i = 1; i < vi.size(); i++)
		{
			if(color[vi[i]] == pre) continue;
			else
			{
				pre = -1;
				if(color[vi[i]] != -1)
				{
					pre = color[vi[i]];
					mii[color[vi[i]]]++;
				}
			}
		}
		for(int i = 0; i <= 8000; i++)
		{
			if(mii.count(i)printf("%d %d\n",i,mii[i]);
		}
		printf("\n");
	}
}

 

内容概要:本文详细介绍了基于FPGA的144输出通道可切换电压源系统的设计与实现,涵盖系统总体架构、FPGA硬件设计、上位机软件设计以及系统集成方案。系统由上位机控制软件(PC端)、FPGA控制核心和高压输出模块(144通道)三部分组成。FPGA硬件设计部分详细描述了Verilog代码实现,包括PWM生成模块、UART通信模块和温度监控模块。硬件设计说明中提及了FPGA选型、PWM生成方式、通信接口、高压输出模块和保护电路的设计要点。上位机软件采用Python编写,实现了设备连接、命令发送、序列控制等功能,并提供了一个图形用户界面(GUI)用于方便的操作和配置。 适合人群:具备一定硬件设计和编程基础的电子工程师、FPGA开发者及科研人员。 使用场景及目标:①适用于需要精确控制多通道电压输出的实验环境或工业应用场景;②帮助用户理解和掌握FPGA在复杂控制系统中的应用,包括PWM控制、UART通信及多通道信号处理;③为研究人员提供一个可扩展的平台,用于测试和验证不同的电压源控制算法和策略。 阅读建议:由于涉及硬件和软件两方面的内容,建议读者先熟悉FPGA基础知识和Verilog语言,同时具备一定的Python编程经验。在阅读过程中,应结合硬件电路图和代码注释,逐步理解系统的各个组成部分及其相互关系。此外,实际动手搭建和调试该系统将有助于加深对整个设计的理解。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值