手撕Verilog PWM呼吸灯

最新推荐文章于 2025-06-24 13:02:54 发布

原创最新推荐文章于 2025-06-24 13:02:54 发布 · 407 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

数字IC 专栏收录该内容

29 篇文章

订阅专栏

该博客介绍了使用Verilog实现PWM（脉冲宽度调制）模块的详细过程。通过参数传递PWM频率，并利用分频技术生成占空比，占空比从0逐渐增加到分频参数的倒数。在时钟边沿触发的两个always块中分别更新频率计数器和占空比计数器。仿真结果验证了PWM模块的功能，展示了PWM信号随着频率和占空比变化的特性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

rtl

module pwm#(
	parameter [10:0] FREQUENCY = 11'd4
)(
    input clk,
    input rst_n,
    
	output  pwm
    );
    
	reg [10:0] freq;
	reg [10:0] duty;

    always @(posedge clk ) begin
		if(!rst_n)
			freq <= 11'd0;
		else if(freq == FREQUENCY) begin
			freq <= 11'd0;
		end
		else begin
			freq <= freq + 1'b1;
		end
	end

	always @(posedge clk ) begin
		if(!rst_n)
			duty <= 11'd0;
		else if(freq == FREQUENCY) begin
			if(duty < FREQUENCY)
				duty <= duty + 1'b1;
			else
				duty <= 11'd0;
		end
	end

	assign pwm = (freq < duty)? 1'b1: 1'b0;

endmodule

tb

module tb_pwm(

    );
	parameter CYCLE = 10;
	reg clk;
	reg rst_n;

	wire pwm;


	initial begin
		clk = 1'b0;
		rst_n = 1'b0;
		#20 rst_n = 1'b1;
	end

	always #(CYCLE/2) clk = ~clk;


	pwm u1(
		.clk(clk),
		.rst_n(rst_n),
		.pwm(pwm)
	);


endmodule