【上海大学数字逻辑实验报告】六、时序电路

一、 实验目的

1. 掌握同步二进制计数器和移位寄存器的原理。
2. 学会用分立元件构成2位同步二进制加计数器。
3. 学会在Quartus II上设计单向移位寄存器。
4. 学会在Quartus II上设计环形计数器。

二、 实验原理

1. 同步计数器是指计数器中的各触发器的时钟脉冲输入端连接在一起，接到输入的计数脉冲的CP端，所以各触发器在同一时钟脉冲的作用下，其翻转是同步进行的。

   下面是一个用JK触发器构造的4位同步二进制加计数器：

由图可知：

所以电路的输出方程即进位为：

注意：

①. 上述方程均在CP下降沿有效。

②. 计数前应清零，清零后每当输入一个脉冲，计数器将按加1规律变化。

2. 74LS74是一种双D触发器芯片，它具有12个引脚，其中8个输入引脚，4个输出引脚，其逻辑电路图如下图所示：