AMD 推出 Spartan UltraScale+ 系列,专为成本敏感型边缘应用打造

最近邻(Nearest-Neighbor)图像缩放 FPGA 实现详解 最后一个输出像素处理完(S_Y_INC 且 y_cnt == H-1)→ vsync_c1 拉低。S_BRAM_ADDR 状态内 href 高,离开(S_Y_INC 或 S_IDLE)时 href 低。——在 img_hs_cnt==639 那拍,img_vs_cnt 还是当前行号(要等 href 负沿才 +1),所以推入的是。x_d 是快计数器,x_s 是慢计数器,快计数器每走 R 步,慢计数器走 1 步。的"增量"不是每次都一样——有的时候 1 拍增量,有的时候 2 拍增量。在新行开始前就已经更新。 阅读详情

点击蓝字关注我们

关注、星标公众号,精彩内容每日送达
来源:网络素材

— 全新 FPGA 能为嵌入式视觉、医疗、工业互联、机器人与视频应用提供高数量 I/O、功率效率以及卓越的安全功能 —

AMD(超威,纳斯达克股票代码:AMD)宣布推出 AMD Spartan™ UltraScale+™ FPGA 系列,这是广泛的 AMD 成本优化型 FPGA 和自适应 SoC 产品组合的最新成员。Spartan UltraScale+ 器件能为边缘端各种 I/O 密集型应用提供成本效益与高能效性能,在基于 28 纳米及以下制程技术的 FPGA 领域带来业界极高的 I/O 逻辑单元比,较之前代产品可带来高达 30% 的总功耗下降1,同时还涵盖 AMD 成本优化型产品组合中最为强大的安全功能集2 。

d34ae0c7f282736d4c6a1bd51c3b4bb5.png

“二十五年来,Spartan FPGA 系列为一些人类最伟大的成就提供了助力,从挽救生命的自动除颤器到欧洲核子研究组织粒子加速器,不断推进人类知识边界。Spartan UltraScale+ 系列基于业经验证的 16nm 技术构建,其强化的安全性与功能、通用设计工具以及长产品生命周期将进一步增强我们市场领先的 FPGA 产品组合3,并明确我们为客户提供成本优化型产品的承诺。”

—— Kirk Saban

AMD 自适应和嵌入式计算事业部公司副总裁

灵活的 I/O 接口连接与高功效算力

Spartan UltraScale+ FPGA 针对边缘端进行了优化,可提供高数量 I/O 和灵活的接口,令 FPGA 能够与多个器件或系统无缝集成并高效连接,以应对传感器和连接设备的爆炸式增长。

在基于 28 纳米及以下制程技术构建的 FPGA 领域,该系列提供了业界极高的 I/O 逻辑单元比,具备多达 572 个 I/O 和高达 3.3 伏的电压支持,可为边缘传感和控制应用实现任意连接。业经验证的 16 纳米架构和对各种封装的支持(从小至 10x10 毫米)以超紧凑的占板空间提供了高 I/O 密度。广泛的 AMD FPGA 产品组合则提供了可扩展性,从成本优化型 FPGA 直到中端及高端产品。

通过16 纳米 FinFET 技术和硬化连接,相较于 28 纳米 Artix™ 7 系列,Spartan UltraScale+ 系列预计可降低高达 30% 的功耗。作为首款搭载硬化 LPDDR5 内存控制器和8 个 PCIe® Gen4 接口支持的 AMD UltraScale+ FPGA,该系列能为客户同时提供功率效率与面向未来的功能。

卓越的安全功能

Spartan UltraScale+ FPGA 提供了 AMD 成本优化型 FPGA 产品组合中极为卓越的安全功能。

  • 保护 IP:支持后量子密码技术并具备获 NIST 批准的算法,能提供先进的 IP 保护,抵御不断演进的网络攻击和威胁。物理不可克隆功能会为每个器件提供唯一指纹,以提升安全性。

  • 防止篡改:PPK/SPK 密钥支持有助于管理过期或受损安全密钥,而差异化功率分析则有助于防止侧信道攻击。器件包含永久性篡改惩罚,以进一步防止误用。

  • 最大限度延长正常运行时间:增强的单事件干扰性能有助于客户进行快速、安全配置,并提升可靠性。

AMD FPGA 和自适应 SoC 全产品组合由 AMD Vivado™ 设计套件和 Vitis™ 统一软件平台提供支持,使硬件与软件设计人员能够通过一款设计人员环境进行从设计到验证,充分利用这些工具及所包含 IP 的生产力优势。

AMD Spartan UltraScale+ FPGA 系列样片和评估套件预计于 2025 年上半年问世。文档现已推出,并于 2024 年第四季度自 AMD Vivado 设计套件开始提供工具支持

6b584865a1f4e69025f943093d47c417.png

e98f74797d403e77d506dc94346a5d97.jpeg

想要了解FPGA吗?这里有实例分享,ZYNQ设计,关注我们的公众号,探索

《Agent实战FPGA+MCP+skill》课时2.10|AI 仿真排错:X/Z 态、时序报错 本课聚焦AI时代FPGA仿真排错实战,系统讲解X/Z态、位宽与时序不匹配四大经典BUG的成因、识别与修复。通过波形调试技巧与Agent排错五步法(复现-定位-归因-修复-回归),构建可复用的debug-flow闭环。结合AI实操,实现从缺陷代码生成到自动排错的全流程演练,助力开发者高效定位根因,提升验证自动化与工程可靠性。 阅读详情

相关推荐

《AI实战FPGA_Agent +MCP+skill》课时2.12|外设接口实战:UART 串口通信

串口是 FPGA 开发中最通用的调试通道:内部状态、采集数据、错误信息都能经串口发到 PC 上位机查看,不需要额外工具。后续外设课时里,XADC 温度、IIC 读回的 EEPROM 数据、摄像头帧信息都靠串口回传,串口模块是全模块复用度最高的基础模块。

现任某外企的算法工程师!专注于人工智能、嵌入式、FPGA、论文写作四大主题的教程和经验分享!辅导请➕v :sci666888999 22

AMD发布全新Spartan UtlraScale+ FPGA:升级16nm、功耗骤降60%

快科技3月5日消息,收购赛灵思已经整整两年,AMD FPGA产品和业务也一直在不断取得新的进步,今天又正式发布了全新的FPGA产品“Spartan UltraScale+”,这也是Spartan FGPA系列的第六代。作为AMD成本优化型FPGA、自适应SoC产品家族的最新成员,新系列专为成本敏感型边缘应用打造,可以为边缘端各种I/O密集型应用提供更好的成本效益、高能效性能。

dpwkj的博客 450

AI赚钱新思路 利用RPA+KIMI实现小红书全自动制作发布(详细攻略)

我已经事先准备好了文案素材,现在就利用Kimi的智能,根据我们已有的文案来创作出新的文案吧。之前我写过一篇关于【:一个戴着用百元大钞制成的简约头饰的少女,她坐在小车里,手里拿着一叠港元,整个画面洋溢着现实主义动漫风格和治愈系的温暖气息。通过这篇文章,我们已经一步步地完成了小红书治愈系文案的创作、治愈系图片的生成,以及笔记的发布,实现了整个流程的自动化。不慌不忙,快乐常在 在繁忙的日常中,给自己的心灵留一片净土,感受内心深处的平静与安宁。接下来,我将展示如何使用影刀来编写自动化脚本,以生成治愈系的图文图片。

weixin_42172073的博客 3691

FPGA 帧长监视器:背压时不计数,过长时不回绕

用 SystemVerilog 构建被动帧长监视器,只统计 valid 与 ready 同时有效的传输,在接受 last 时报告短帧、正常帧或长帧。计数饱和避免超长回绕,附完整 RTL、测试台与复现脚本,并给出原生 XSim 及独立复核结果。

hxy_programmer的博客 466

DESeq2实战:如何用LRT检验分析基因表达随时间变化的模式(附完整代码)

本文详细介绍了如何使用DESeq2中的LRT检验分析基因表达随时间变化的模式,包括实验设计、数据预处理、模型构建、结果提取与可视化等完整流程。通过实战案例和完整代码,帮助生物信息学研究者掌握时间序列RNA-seq分析的核心技术,特别适合需要快速上手的实践者。

weixin_42620255的博客 469

Superpowers:可编程AI协作协议与Skill工程化实践

AI编程正从提示词驱动迈向工程化协作新范式。Superpowers并非传统代码补全工具,而是一套定义清晰、可版本控制、可调试复用的AI协作协议——它将AI能力抽象为带输入校验、执行管道、输出契约和元数据声明的Skill(类DSL构件),再通过状态驱动的Workflow编排实现跨平台、可熔断、含人工Checkpoint的自动化流水线。其核心价值在于解决AI生成代码长期存在的不可复现、不可审计、不可交接三大痛点,支撑OpenAPI转TS、Figma转Vue等高复用场景落地。本文深入解析Skill设计四重契约与P

weixin_31124163的博客 377

FPGA 16 位 LFSR:先固定移位约定,再用 XSim 验证周期与暂停

固定一种 16 位右移 Galois LFSR,明确反馈掩码、种子、同步复位、装载与使能优先级。用原生 Vivado XSim 检查三种种子的 65535 状态周期、暂停和采样时刻,并通过独立测试台与故障变体验证。

hxy_programmer的博客 179

ROS新手必看:5分钟搞定URDF小车建模(附Rviz可视化调试技巧)

本文为ROS新手提供了快速构建URDF机器人模型的实战指南。通过一个完整的两轮差速小车建模案例,详细解析了URDF的核心语法、Rviz可视化调试技巧以及常见问题排查方法,帮助初学者快速掌握ROS机器人建模与可视化调试的核心技能。

weixin_29079643的博客 250

TMS320F28335 学习笔记(二):系统时钟、PLL 与看门狗

本文系统介绍F28335的时钟架构与看门狗应用,涵盖外部晶振、PLL倍频生成系统时钟(SYSCLKOUT)、高速/低速外设时钟分频配置,以及看门狗的启用、关闭与喂狗机制。强调时钟配置准确性对延时、PWM、通信等外设的重要性,指出常见错误如晶振不匹配、未等待PLL锁定、随意修改PLL或喂狗周期过长等问题,并提供初始化框架与验证方法,帮助开发者正确配置时钟系统,确保程序稳定运行。

2403_83044722的博客 343

海康工业相机触发模式详解:软触发 vs 外触发,在C#里如何选与用?

本文深入解析海康工业相机的软触发与外触发模式,详细比较两者的特性差异、适用场景及C#实现方法。通过海康SDK配置指南和实战代码示例,帮助开发者掌握工业相机触发模式的选择与优化技巧,提升自动化检测系统的精确性和可靠性。

weixin_42635064的博客 556

Spring Boot日志可视化实战:5分钟搞定Promtail采集与Grafana查询(避坑指南)

本文详细介绍了如何通过Promtail和Grafana实现Spring Boot日志的可视化查询,提供从日志采集到高效查询的全流程实战指南,重点解决部署中的常见问题。内容包括Logback配置、Promtail日志采集、Grafana的LogQL查询技巧及生产环境优化建议,帮助开发者快速定位和解决日志问题。

weixin_42526015的博客 107

轨交车载 ARM+FPGA+AI 控制单元:宽温、振动、EMC、可靠性设计

❌ 把 EtherCAT 主站、安全采集放在 ARM Linux 里,PREEMPT_RT 再怎么调,振动 + EMC 叠加下依然有概率丢帧 ✅ 总线时序、同步采集交给 FPGA,ARM 只做协议栈解析❌ AI 算力卡直接挂在 ARM 总线上、无隔离,NPU 大电流波动污染电源,导致 FPGA 采集漂移 ✅ AI 卡独立隔离电源,PCIe 增加隔离 / 缓冲,FPGA 侧做电源质量监控❌ 盲目上全机冗余,成本暴涨;

szxinmai的博客 371

POST 接口,将参数拼接到 URL 上,而不是将其作为表单数据发送

POST 接口,将参数拼接到 URL 上,而不是将其作为表单数据发送

pig_ning的博客 3146

FPGA 与加密行业:从算法加速到可信硬件的完整技术图谱

本文系统探讨FPGA与密码学的深度交叉,揭示其在加密加速、区块链基础设施、零知识证明及后量子密码中的关键作用。从底层硬件特性到工程实践,分析对称加密、公钥算法、零知识证明等负载的FPGA加速优势,强调其高能效、低延迟与灵活可重构的特性。结合当前密码学复杂度上升与硬件竞争加剧的趋势,指出FPGA是算法验证与高性能实现的理想载体,为安全计算提供高效硬件支撑。

weixin_49780322的博客 247

R语言机器学习:XGBoost线性回归模型的SHAP值

SHAP(SHapley Additive exPlanations)值是一种基于博弈论Shapley值的机器学习模型解释方法,能够解释任何模型的预测结果。其主要用途包括:1)提高模型的可解释性,帮助非技术用户理解模型预测;2)识别对模型预测最重要的特征,辅助特征选择;3)调试模型,发现预测中的异常;4)评估模型公平性,避免偏见。SHAP值的计算方法包括初始化、迭代计算、归一化和解释,常用工具如Python的shap库支持多种计算方式(如TreeSHAP、KernelSHAP等)。本文还提供了基于R语言计算

专注生信领域 3441

Statistics and Machine Learning Toolbox

Statistics and Machine Learning Toolbox(带书签),MATLAB统计学习工具

FPGA 与 ADC、调制解调:从信号采样到数字基带的全链路实践

本文从系统级视角,梳理了 FPGA、ADC 与调制解调这条完整链路的关键技术。ADC 选型要系统化:采样率、ENOB、时钟抖动、接口类型要综合考虑,不能只看单一指标。接口设计要重视时序:LVDS 源同步接口的时序约束和 IDELAY 调试是关键;JESD204B 的链路建立和 SYSREF 时序要仔细处理。调制解调算法要理解原理:脉冲成形、定时恢复、载波恢复是数字解调的核心,Gardner 和 Costas 是最常用的算法。FPGA 实现要平衡资源与性能。

weixin_49780322的博客 296

复分析 阿尔福斯(Ahlfors) 第三版答案 英文

答案分为十章,有部分习题没有答案,全英文复分析阿尔福斯(Ahlfors) 第三版答案

FPGA 一路数据送两路接收端:独立背压下如何保证每路只收到一次

一个载荷寄存器和两个 pending 位,实现两路独立背压下的精确复制,解释最后副本与新输入同拍、复位边界和逐输出记分板。附完整 SystemVerilog 与可复现自检。本次XSim行为仿真与独立复核通过,未综合或上板。

hxy_programmer的博客 428

温度PID控制PLC程序

温度PID稳定控制程序,适用于欧姆龙PLC,对其他PLC也具有很大参考价值

锂电池充电器电路设计 里面有电路

锂电池充电器电路设计 里面有电路 3.7V升压到5V电路设计。

从CDC到IO Delay:FPGA时序约束的避坑指南与工程实践

本文系统梳理 FPGA IO 时序约束中 input delay 与 output delay 的计算公式,对比系统同步与源同步的本质差异,并给出芯片手册未提供 Tco 参数时的工程处理方法

xklee的博客 365

协作机器人参考时钟设计:SiTime MEMS硅晶振选型与EtherCAT PTP同步实践

面向协作机器人硬件工程师的参考时钟选型笔记:五处时钟位置、四大工况痛点、五款SiTime型号参数速查与FAQ。

yqmao2026的博客 484

Zynq 还是 RK+FPGA?异构控制方案的成本、开发周期与交付风险全对比

Zynq与RK+FPGA选型本质是“用钱买集成度”还是“用人换成本”的权衡。Zynq集成PS+PL,降低开发复杂度与交付风险,适合μs级实时、高可靠小批量场景;而RK+FPGA通过双芯片异构架构实现更高算力与国产化,适合万片级大批量、边缘AI及长周期工业应用。关键差异在于:集成风险由谁承担——芯片厂(Zynq)或团队(RK+FPGA)。决策应基于实时性、产量、算力需求与团队能力,而非单纯性能对比。

szxinmai的博客 235

【FPGA】神经网络内容简介预告

实际部署:高云、Altera(Cyclone IV)、Xilinx(Artix-7)FPGA加速——并行、流水线、量化。

stoat04的博客 173

如何用一套FPGA+AMP+Linux组合拳,解决多路采样的 “丢帧、错相、抖动“问题

基于飞凌嵌入式OK3576-C开发板与安路FPGA协同架构,采用FPGA硬实时采集与多核异构协同设计,实现了64路电力信号的实时处理与可视化:安路FPGA完成64路同步采集与数据传输,SoC实时核运行RTOS,专注FFT与保护逻辑,Linux端负责波形显示与系统管理。方案兼顾高实时性与系统稳定性,验证了“FPGA+多核异构”架构在电力保护领域的可行性,可为高精度电力监测设备的开发提供参考范式。

飞凌嵌入式 320

JFM9VU13P/XCVU13P+AD/DA信号处理板

UDPCIe-403P为高性能计算与信号处理专用模块,基于VU13P FPGA,支持4通道1.25G@14bit A/D与2通道12G@16bit D/A同步采样回放,配备双FMC接口、2组80bit DDR4(最大16GB)、PCIe3.0×16及多路万兆以太网,支持全国产化设计,适用于通信、雷达、卫星等场景,具备高可靠性与强扩展性。

universaldata的博客 132

LabVIEW CompactRIO 凭什么比工控机稳(系列 01/05)

CompactRIO以实时处理器、FPGA与C系列I/O模块的三层架构,实现确定性、高速与灵活性的统一。实时系统确保任务准时完成,抖动极小;FPGA绕过总线,实现微秒级响应与自定义逻辑;可互换模块直接对接工业信号,简化接线。三者分工明确:FPGA“快而小”,实时处理器“算得多”,主机“给人看”。适用于高可靠性控制场景,如大型对撞机、发动机仿真等。理解此架构是后续编程与系统设计的基础。

bjcyck的博客 701

FPGA 脉冲伺服 + 编码器采集,ARM 主控数据交互完整方案(Zynq / 独立 FPGA+NXP i.MX/STM32 通用)

本文系统阐述FPGA与ARM协同实现高精度脉冲伺服控制的架构设计,核心为“FPGA做硬实时信号处理,ARM负责轨迹规划与上层逻辑”。重点解决丢脉冲、Z相误判、数据撕裂等工程痛点:采用四倍频正交解码、硬件Z相锁存、双口乒乓缓冲及跨时钟域CDC防护;推荐Zynq平台使用AXI-Lite交互,独立方案用DPRAM+FMC;强调参数整帧交换、差分走线与实时系统部署,确保5Mpps高速下稳定运行,适用于多轴高精度运动控制场景。

XMAIPC_Robot的博客 319

Zynq7020 vs RK3568J+FPGA:工业自动化控制器方案对比,到底该选哪个

Zynq7020与RK3568J+FPGA在工业控制器选型中本质为同一架构的两种实现:前者集成度高、实时耦合优、功耗低,适合小规模脉冲控制与长周期设备;后者算力强、支持HMI/AI/CANFD、国产化好,适用于高速多轴、大屏上云及轻量AI场景。成本与开发周期上,小批量选7020更省心,大批量则RK+FPGA更具优势。决策核心:是否需大屏/上云/AI?轴数超32或周期<500μs?年产量是否万级?国产化要求?答案决定方案。

szxinmai的博客 317
上一篇: 2024年FPGA将如何影响AI呢?
下一篇: 嵌入式系统词汇表
Hack电子
博客等级 码龄5年 1493粉丝 29原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值