Xilinx FPGA逻辑资源等效门

关注、星标公众号,精彩内容每日送达
来源:网络素材

Equivalent ASIC gate count    是等效成的ASIC中门电路的数量,那么对于一个给定的FPGA,如何计算它的等效门数量呢?

首先看一张kintex-7系列FPGA的资源表:

0df0b35ba5fb843a46f2c237f37c0a0b.png

表格解读:对于XC7k70T这个器件,它大概有70k个logic cell,而根据Xilinx官方文档中的解释,每一个7系列FPGA Slice包含4个LUT和8个寄存器

下面这段文字主要阐述logic cell和LUT之间的关系,总结一下就是,一个4输入LUT等效成1.25个logic cell,而一个6输入LUT等效成1.6个logic cell,因此XC7K70T 这个器件有10250个slice,那个6输入LUT就是x4:41000,寄存器数量是x8:82000,logic cell数量是LUT x 1.6 = 41000 x 1.6 = 65600.

A "logic cell" is a marketing thing. It is an attempt to create a "unified" metric that can be used across different device families (and even different vendors) to compare sizes of devices even when the underlying architecture is different.

The "logic cell" is supposed to represent a 4-input LUT with no other functionality. In older Xilinx technologies (with 4-input LUTs) they used to use 1.25 as the multiplier to get from LUTs to Logic Cells, since the Xilinx slice also had the carry chain and wide MUX, which made it possible to do more than a simple 4-input LUT would be able to do.

In later technologies, which use the 6-input LUT, they use the multiplier 1.6.

Also remember there are two flip-flops per LUT...

So, the device has 2,443,200 flip-flops, which means 1,221,600 6-input LUTs. Multiply this by 1.6 and you get 1,945,560, which is the published "Logic Cells" number.


那么logic cell与slice、LUT之间的关系明确之后,如何根据logic cell计算等效门电路数量呢?
在Xilinx官方文档中有这么一句话:Equivalent ASIC gate count is dependent of the function implemented. The assumption is 1 Logic Cell = ~15 ASIC Gates.
就是说,通常情况下一个logic cell大概等效成15个 ASIC  gate,因此把logic cell 乘以这个系数15就可以得到这个器件的等效门电路数量。

参考资料:

https://forums.xilinx.com/t5/Virtex-Family-FPGAs-Archived/logic-cell-vs-CLB/td-p/743699


ds180_7Series_Overview.pdf

7-series-product-selection-guide.pdf

xa-zynq-7000-product-table.pdf

### Xilinx Kintex-7 325T FPGA等效逻辑数量 Xilinx Kintex-7系列中的KC705评估板上使用的具体器件型号为XC7K325T,该款FPGA具备大约325,000个逻辑单元[^2]。然而,“等效逻辑”的概念并不直接对应于这些逻辑单元的数量。 对于FPGA而言,其内部结构由多个可配置逻辑块(Configurable Logic Block, CLB)组成,每个CLB通常包含若干个查找表(Look-Up Table, LUT)、触发器其他组件。由于LUT能够实现复杂的组合逻辑函数,因此无法简单地将其转换成传统意义上的“逻辑”。但是为了便于比较不同类型的集成电路复杂度,业界常采用一种估算方法来计算FPGA所代表的大致逻辑数目。 根据一般的经验法则,一个四输入LUT加上关联的寄存器大致相当于约10到20个标准CMOS逻辑。考虑到XC7K325T拥有超过30万个这样的CLB资源,则可以粗略估计这款特定FPGA的有效逻辑数约为几百万甚至更多。不过确切数值取决于具体的架构细节以及如何定义“等效”。 ```python # 假设每CLB平均有16个LE(Logic Element),每个LE等于10~20个逻辑 clb_count = 325_000 # XC7K325T的CLB数量 logic_elements_per_clb = 16 gate_equivalents_min = clb_count * logic_elements_per_clb * 10 gate_equivalents_max = clb_count * logic_elements_per_clb * 20 print(f"XC7K325T可能具有的最小等效逻辑数: {gate_equivalents_min}") print(f"XC7K325T可能具有的最大等效逻辑数: {gate_equivalents_max}") ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值