Verilog常用可综合IP模块库

本文介绍了一个开源的Verilog/IP模块库,包含高度可重用的FPGA设计,如软处理器、FPGA项目示例、编译基准和实用脚本。适合个人学习或公司内部维护,提升代码可继承性和工程效率。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

Verilog常用可综合IP模块库

cc77f6f65f44f80a9b3a5b1196da6ab3.jpeg

想拥有自己的Verilog IP库吗?设计时一个快捷键就能集成到自己的设计,酷炫的设计你也可以拥有!

每个公司应该都会维护属于自己公司风格的IP库,作为个人学习或者持续使用的方式,这种方法很有用。今天肯定不是分享我司的IP库,而是一个开源库,每个人都可以使用、维护或者修改,当然作为学习(多人维护)也是不可多得的资料。把该库集成到自己常用的文本编辑器(Sublime\VScode\Vim等等)可以很快完成代码设计。

简介

这是verilog/systemverilog 可综合模块的集合。

所有代码在典型的 FPGA 和主流 FPGA 供应商中都具有高度可重用性。

可以出于任何目的对文件进行重新混合、转换和构建,甚至是商业用途。

但是必须提供创作者的姓名并与原始作品相同的许可。

工程链接

https://github.com/pConst/basic_verilog

详细介绍

2d67bd518161e9453ff6ce837bc6665d.png

文件夹外的文件根据文件名很容易判断其用途,下面着重介绍文件夹内部文件:

目录描述
Advanced Synthesis Cookbook/Altera cookbook中的有用代码
KCPSM6_Release9_30Sept14/Xilinx 的 Picoblaze 软处理器
pacoblaze-2.2/适用于 Altera 器件的 Picoblaze 版本
example_projects/FPGA 项目示例
benchmark_projects/多种 FPGA 类型的编译时间基准
scripts/有用的 TCL 脚本

注1:cookbook:类似技巧大全的意思

这里还有一个TCL脚本文件,再简单介绍一下:

脚本描述
scripts/allow_undefined_ports.tcl允许为 Vivado IDE 生成带有未定义引脚的测试项目
scripts/compile_quartus.tclQuartus IDE 中用于命令行项目编译的样板脚本
scripts/convert_sof_to_jam.batAltera/Intel FPGA 配置文件转换器
scripts/convert_sof_to_rbf.bat另一个 Altera/Intel FPGA 配置文件转换器
scripts/iverilog_compile.tcl使用 iverilog 工具编译 Verilog 源代码并在 gtkwave 工具中运行模拟的完整脚本
scripts/modelsim_compile.tcl Modelsim无项目模式编译脚本
scripts/post_flow_quartus.tcl英特尔 Quartus IDE 的自定义报告或报告分析
scripts/post_flow_vivado.tclXilinx Vivado IDE 的自定义报告或报告分析
scripts/program_all.batAltera/Intel FPGA 的命令行编程器示例
scripts/project_version_auto_increment.tclQuartus IDE 的项目版本自动增量脚本
scripts/quartus_system_console_init.tcl通过 JTAG-to-Avalon-MM 桥 IP 读/写 Avalon-MM 的初始化脚本
scripts/set_project_directory.tcl更改当前目录以匹配 Vivado IDE 中的项目目录
scripts/write_avalon_mm_from_file.tcl通过 JTAG-to-Avalon-MM 桥 IP 将二进制文件中的批量二进制数据写入 Avalon-MM

注2:Avalon:ALTERA公司FPGA内部使用的总线,下图是典型Altera FPGA系统

835f3e2ef6906f308c00ba737313ff41.png

其他模块说明

脚本描述
ActionBurst.v多通道一次性触发模块
ActionBurst2.v可变步长的多通道一次性触发
adder_tree.sv将多个值并行相加
bin2gray.sv格雷码到二进制转换器
bin2pos.sv将二进制编码值转换为one-hot代码
clk_divider.sv宽参考时钟分频器
debounce.v输入按钮的两周期去抖动
delay.sv用于产生静态延迟或跨时钟域同步的有用模块
dynamic_delay.sv任意输入信号的动态延迟
edge_detect.sv组合边沿检测器,在每个信号边沿上提供一个滴答脉冲
lifo.sv单时钟 LIFO 缓冲器(堆栈)实现
NDivide.v原始整数除法器
prbs_gen_chk.svPRBS 模式生成器或检查器
pulse_gen.sv产生具有给定宽度和延迟的脉冲
spi_master.sv通用spi主模块
UartRx.v简单明了的 UART 接收器
UARTTX.v简单明了的 UART 发送器
uart_rx_shifter.sv类似 UART 的接收器移位器,用于 FPGA 内部或 FPGA 之间的简单同步消息传递
uart_rx_shifter.sv类似 UART 的接收器移位器,用于 FPGA 内部或 FPGA 之间的简单同步消息传递
UartRxExtreme.v极小的 UART 接收器实现
UartTxExtreme.v极小的 UART 发送器实现
......

总结

今天只介绍了一个项目,这个项目可以给大家提供一个思路尤其对于没有工作或者刚入门不久的同行,自己在编写代码时要想着可继承性,这样在以后做类似项目时可以借用,并且长期维护一个代码对于这个模块的理解有很大帮助。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值