计算机组成原理 习题+知识点

计组习题整理

考研 《计算机组成与原理》 习题
搜题 => 可使用Ctrl+F
查漏补缺 => 重点看看加粗的点

打个小广告，自己爬了点题目搭了个页面：囊括408计网、操作系统、计组。
欢迎来访：http://yywebsite.cn/study/
预计开到23年8月

一. 计算机系统概述

1.1 基础题

1. 冯·诺依曼型计算机的基本工作方式是( )。
   A．微程序方式
   B．多指令流多数据流方式
   C．控制流驱动方式
   D．数据流驱动方式
   正确答案：C

2. 下列关于计算机操作的单位时间的关系中，正确的是( )。
   A．时钟周期>指令周期>CPU周期
   B．指令周期>CPU周期>时钟周期
   C．CPU周期>指令周期>时钟周期
   D．CPU周期>时钟周期>指令周期
   正确答案：B
   解题过程：
   指令周期:从一条指令的启动到下一条指令的启动所经历的时间，通常由多个机器周期组成。
   机器周期(CPU周期):在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作，例如，取指令、存储器读、存储器写等，每一项工作成为一个基本操作。完成一个基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个时钟周期组成。
   综上所述，指令周期包含多个机器周期(CPU周期)，机器周期包含多个时钟周期，故选B。

3. 计算机与日常使用的袖珍型计算器的本质区别在于( )。
   A．运算速度的高低
   B．存储器容量的大小
   C．规模的大小
   D．自动化程度的高低
   正确答案：D
   解题过程：运算速度的高低、存储器容量、规模大小都取决于具体的硬件环境，计算机与日常使用的袖珍型计算器的本质区别还是自动化程度的区别，计算器只会计算普通的数值，而计算机除了计算简单的数值外，更用于计算超大规模的数值以及精确数值，更重要的是，计算机还能用于帮助人们完成工作生活等各方面的不同任务，例如玩游戏、看电影等。

4. ENIAC所用的主要元器件是( )。
   A．集成电路
   B．晶体管
   C．电子管
   D．以上各项都不对
   得分：0
   正确答案：C
   解题过程：ENIAC是世界上第一台电子管计算机。

5. 主机由( )组成。
   Ⅰ.CPU Ⅱ.I/O设备 Ⅲ.主存储器
   A．Ⅰ
   B．Ⅰ、Ⅱ
   C．Ⅰ、Ⅲ
   D．Ⅰ、Ⅱ、Ⅲ
   正确答案：C
   解题过程：可以认为计算机由三大部分组成:CPU、I/O设备和主存储器，其中CPU和主存储器又可称为主机，I/O设备可以称为外部设备。
   平时我们说的“主机”其实就是机箱，在这里要注意区分。主机是不包括I/O设备的。

6. CPU包括( )。
   Ⅰ.ALU Ⅱ.寄存器 Ⅲ.CU Ⅳ.Cache
   A．Ⅰ、Ⅱ
   B．Ⅰ、Ⅲ
   C．Ⅰ、Ⅱ、Ⅲ
   D．Ⅰ、Ⅱ、Ⅲ、Ⅳ
   正确答案：C
   解题过程：
   CPU包括运算逻辑部件(ALU)、寄存器部件和控制部件(CU)等。
   Cache是高速缓存器，不属于CPU的组成部分。

1.2 拔高题

1. 下列关于配备32位微处理器的计算机说法中，正确的是( )。
   Ⅰ.该机器的通用寄存器一般为32位
   Ⅱ.该机器的地址总线宽度为32位
   Ⅲ.该机器能支持64位操作系统
   Ⅳ.一般来说，64位微处理器的性能比32位微处理器的高
   A．Ⅰ、Ⅱ
   B．Ⅰ、Ⅲ
   C．Ⅰ、Ⅳ
   D．Ⅰ、Ⅱ、Ⅳ
   正确答案：C
   解题过程：

   • 微处理器的位数是指该CPU一次能够处理的数据长度，称为机器字长。通常机器字长等于通用寄存器的长度。故Ⅰ正确。
   • 地址总线宽度决定了CPU可以访问的物理地址空间，简单地说就是CPU到底能够使用多大容量的内存。而CPU位数与地址字长无关，更不用说地址总线宽度了。故Ⅱ错误。
   • Ⅲ错误，64位操作系统(通常向下兼容)需要64位CPU的支持，64位操作系统不仅是寻址范围增加到264，同时要求机器字长64位。
   • Ⅳ正确，一般来说，计算机的字长越长，其性能越高。

2. 某工作站采用时钟频率f为15MHz、处理速率为10MIPS的处理器来执行一个已知混合程序。假定该混合型程序平均每条指令需要1次访存，且每次存储器存取为1周期延迟，试问此计算机的有效CPI是( )。
   A．2.5
   B．2
   C．1.5
   D．1
   正确答案：C
   解题过程：
   CPI指执行一条指令所需的时钟周期。
   CPI=15MHz/(10×10^6)=1.5。这里的存储器延迟为干扰条件，与CPI的计算无关。

3. 编译程序、解释程序和汇编程序的共同点是( )。
   A．都是将高级语言程序转换为机器语言目标代码
   B．都是将汇编语言写的程序转换为机器语言目标代码
   C．最终都能生成机器语言目标代码
   D．都不对
   正确答案：D
   解题过程：

   • 编译程序也称为编译器，用来将高级语言源程序翻译成汇编语言或机器语言目标代码，故B错误。
   • 解释程序将源程序的一条语句翻译成对应的机器语言目标代码并立即执行，然后翻译下一条源程序语句并执行，直到所有源程序中的语句全部被翻译并执行完。因此，解释程序并不输出目标程序，而是直接输出源程序的执行结果，故C错误。
   • 汇编程序也是一种语言翻译程序，它把汇编语言写的源程序翻译为机器语言目标程序，故A错误。汇编程序和汇编语言是两个不同的概念，不可混为一谈。

4. 计算机系统采用层次化结构，从最上面的应用层到最下面的硬件层，其层次构成为( )。
   A．高级语言虚拟机、操作系统虚拟机、汇编语言虚拟机、机器语言机器
   B．高级语言虚拟机、汇编语言虚拟机、机器语言机器、操作系统虚拟机
   C．高级语言虚拟机、汇编语言虚拟机、操作系统虚拟机、机器语言机器
   D．操作系统虚拟机、高级语言虚拟机、汇编语言虚拟机、机器语言机器
   正确答案：C

5. 若某典型基准测试程序在机器A上运行时需要20s，而在机器B上运行需要25s，那么，下列给出的结论正确的是( )。
   A．所有程序在机器A上都比在机器B上运行速度快
   B．机器B的平均CPI是机器A的1.25倍
   C．机器A的平均CPI是机器B的1.25倍
   D．以上结论都不对
   正确答案：D
   解题过程：

   • 不一定所有程序的运行情况都跟该基准程序一样，故A说得过于绝对。
   • 由于是同一个基准测试程序，故指令数一样，又CPI表示的是执行一条指令所需要的平均时钟周期个数，本题并没有给出机器A和机器B的时钟周期大小，故没法进行CPI的比较。

6. 在下列计算机的存储部件中，CPU不能直接访问的是( )。
   A．主存储器
   B．辅助存储器
   C．寄存器
   D．Cache
   正确答案：B
   解题过程：计算机不能直接访问辅助存储器，辅助存储器中的内容只有先调入主存储器(内存)才能被CPU直接访问。

7. 下列关于计算机系统中的概念的说法中，正确的是( )。
   Ⅰ.CPU中不包括地址译码器
   Ⅱ.CPU中程序计数器(pc)中存放的是操作数地址
   Ⅲ.CPU中决定指令执行顺序的是程序计数器
   Ⅳ.在CPU中状态寄存器对用户是完全透明的
   A．仅Ⅰ、Ⅲ
   B．仅Ⅲ、Ⅳ
   C．仅Ⅱ、Ⅲ、Ⅳ
   D．仅Ⅰ、Ⅲ、Ⅳ
   正确答案：A

8. 已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B。希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。那么，机器B的时钟频率至少应为( )才能达到所希望的要求。
   A．800MHz
   B．1.2GHz
   C．1.5GHz
   D．1.8GHz
   正确答案：D

二. 数据表示

十分枯燥的10 0000 1000

2.1 知识点

2.1.1 编码：原移补反（愿意不凡）

• 假设机器数采用反码表示,当机器数为负时,左移时最高数位丢0,结果出错;右移时最低数位丢0,影响精度

• 对于变形补码,在算术移位的情况下,补码左移的前提条件是其原最高有效位与原符号位要相同

• 负数的补码 转 原码：符号位不变、数值位取反加一

• 正数的原补移相同

• 为了方便加减运算,数据在计算机内部采用补码表示,且[A]_补-[B]_补=[A]_补+[-B]_补。

• 无符号整数无论左移还是右移,都补0。

• BCD编码既有二进制数的形式,又保持了十进制数的特点。
  例：用4位二进制数，表示0 - 9 十个数（1个BCD码）

• ASCII
  ASCII码有7位码和8位码两种形式。
  在一般的计算机系统中,西文字符编码普遍采用ASCII码
  ASCII码顺序：最前面是数字码,再是大写字母,最后是小写字母。

2.1.2 进位 && 双符号位

计算机运算溢出检测机制,采用双符号位

• 00表示正号,11表示负号

• 结果的符号位为01时,称为上溢;结果的符号位为10时,称为下溢

• 符号位都为00的两个数相加,运算结果有可能产生溢出

• 在算术移位的情况下,双符号位的移位操作只有低位符号位需要参加移位操作

• 进位判断法：符号位进位和最高数位的进位异或结果为1
  当符号位进位与最高数值位进位相异或,即“异或”结果为1时表示产生溢出。

• 记住下面两句话即可。
  1)无论溢出与否,第一符号位始终表示的是结果的正确符号。
  2)若进位将会导致符号位不一致,则表示溢出,反之,则没有溢出。
  从这两句话,我们就可以判断出:
  11符号表示——无溢出且符号为负。
  01符号表示——正溢出。
  10符号表示——负溢出。
  00符号表示——无溢出且符号为正。

2.1.3 浮点数相关

• IEEE 754标准中,阶码是使用移码来表示,尾数使用的是原码表示。

• 在浮点数对阶和右规过程中，可能出现尾数末位会引起误差，需考虑舍入。舍入包括0舍1入，恒置1法。

  • 截断法(恒舍法)实现起来最简单,故已普遍在小型及微型机中使用
  • 恒置1、恒置0和截断法这三种舍入方法的最大误差最大的是恒置1法

2.2 习题

1. 已知[X]_补=0.111 1110,则[X]_原等于( )。
   A．0.000 0001
   B．0.000 0010
   C．0.111 1110
   D．1.111 1110
   正确答案：C
   解题过程：若原码的真值大于等于0,其补码跟原码一样。
   (注意:原码中0有两种表示,但补码只有一个。对于原码中的两种0,无论用两种转换规则的哪种,其补码刚好都是一样的)
   补码0.111 1110,从符号位得出为正数,其补码跟原码一样,故选C。
   若为负数,其原码为“符号位不变,数值位取反,末位加1”。

2. 早期的计算机只有定点数表示,相比浮点数表示,定点数的缺点有( )。
   Ⅰ.硬件结构复杂 Ⅱ.运算编程困难
   Ⅲ.表示数的范围小 Ⅳ.数据存储单元的利用率很低
   A．Ⅰ、Ⅱ
   B．Ⅱ、Ⅲ
   C．Ⅲ、Ⅳ
   D．Ⅱ、Ⅲ、Ⅳ
   正确答案：D

3. 相同位数的补码、移码、反码中,能表示的整数最多的是( )。
   A．补码
   B．移码
   C．反码
   D．补码和移码
   正确答案：D

4. n位补码可表示负数个数为( )。
   A．2ⁿ
   B．2ⁿ-1
   C．2^n-1-1
   D．2^n-1
   正确答案：D
   Tip：去掉一个符号位（相当于符号位置1，剩余的位随意。）如果是正数的话，还得去掉一个0

5. 已知[X]_补=1.101 0100,则[X/2]_原等于( )。
   A．1.110 1010
   B．1.001 0101
   C．1.001 0110
   D．1.010 1100
   正确答案：C

6. 使用12位寄存器能表示的BCD码的无符号整数的范围为( )。
   A．-99~99
   B．0~999
   C．0~4095
   D．0~2047
   正确答案：B
   解题过程：
   寄存器存储的是二进制信息,12位二进制,对应3位BCD码。每个BCD码表示10个数码,故能够表示10×10×10=1000个整数,故选B。

7. 两个6位移码111011和001101求和后的移码为( )。
   A．001000
   B．011000
   C．101000
   D．111000
   正确答案：C
   解题过程：
   解法一:[X+Y]移=[X]移+[Y]补=111011+101101=101000,故选C。
   解法二:直接转换为十进制数进行验证即可。
   移码111011表示的十进制为27
   移码001101表示的十进制为-19
   求和后为8,移码为101000,故选C。

8. 原码加减交替除法又称为不恢复余数法,因此( )。
   A．不存在恢复余数的操作
   B．当某一步运算不够减时,做恢复余数的操作
   C．仅当最后一步余数为负时,做恢复余数的操作
   D．当某一步余数为负时,做恢复余数的操作
   正确答案：C
   解题过程：
   在用原码加减交替法做除法运算时,商的符号位是由除数和被除数的符号位“异或”来决定的,商的数值是由除数、被除数的绝对值通过加减交替运算求得的。由于除数、被除数取的都是绝对值,因此最终的余数当然应该是正数。
   如果最后一步余数为负,应该将该余数加上除数,将余数恢复为正数,此时不需要左移了,这就称为恢复余数。

9. 某计算机字长为8位,其CPU中有一个8位加法器。已知无符号数x=69,y=38,现要在该加法器中完成x-y的运算,此时该加法器的两个输入端信息和输入端的低位进位信息分别为( )。
   A．0100 0101B;0010 0110B;0
   B．0100 0101B;1101 1001B;1
   C．0100 0101B;1101 1010B;0
   D．0100 0101B;1101 1010B;1
   正确答案：B
   解题过程：
   这类题目对加法的处理很简单,重点要明白加法器对减法的处理。
   对于减法是把减数求反,然后输入端的低位进位信号置1。(回忆补码的求法)
   明白了这个道理,就很容易得出B选项,只有B选项将被减数求反。

三. 存储系统(难爆了💢)

劝退章节，推荐先看六七章

3.1 知识点

3.1.1 主存性能

主存储器的主要性能指标包括存储容量、存取时间、存储周期和存储器带宽。

存储容量是指某计算机实际配置的容量，通常来说，它小于最大可配置容量(主存地址空间大小)。
存取时间是指执行一次读操作或写操作的时间，分读出时间和写入时间两种。
存储周期是指存储器进行连续两次独立的读或写操作所需要的最小时间间隔，它通常大于存取时间。
存储器带宽是指单位时间内从存储器读出或写入存储器的最大信息量。

局部性原理：CPU访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。Cahce—主存层次和主存—辅存层次都利用了程序的局部性原理。

3.1.2 Cache 相关 ⭐

1. Cache的全部功能都由硬件自动实现，对程序员是透明的。

2. Cache与虚拟存储器比较：
   Cache是介于CPU和主存之间的存储器
   虚拟存储器是介于主存和辅存之间的存储器

3. Cache与TLB比较：
   Cache由SRAM组成，TLB通常由相联存储器组成，也可以由SRAM组成。
   它们都和程序局部性有关、缺失后都需访问主存、缺失处理都可由硬件实现。
   DRAM需要不断刷新、不适合组成Cache和TLB。

4. 全相联映射允许主存中的每个字块映射到Cache中的任何一块的位置上。

5. Cache命中率=访存命中次数/总访存次数

即将引来最重要的Cache总容量计算，知识点给我爬！

6. Cache容量计算：总容量=数据部分+控制部分

一般数据部分比较大，大概在32B左右；
控制部分的占比较小，大概在15bit左右。

数据部分：行数 * 每行数据

控制部分：行数 * （标记位 + 有效位 + 算法位 + 脏位）

替换算法决定了是否需要算法位

写策略决定是否需要脏位，如果是回写法就需要。

标记位和有效位一定有的。

标记位的计算需要确定映射方式，划分地址结构：标记 + 组号 + 块内
如果是全相联：就是标记 + 块内

如果似懂非懂，可以去搜10年408计组大题第一小问

3.1.3 存储器相关

可随机访问的存储器，那么该存储器的存储介质就一定是随机存储器。
主存储器是由ROM和RAM构成的，是可随机访问的存储器。
DRAM作为存储介质的固态硬盘，也是可随机访问的存储器。

固态硬盘，简单来说就是用固态电子存储芯片阵列而制成的硬盘。固态硬盘的存储介质分为两种，一种是采用闪存(FLASH芯片)作为存储介质，另外一种是采用DRAM作为存储介质。

断电后，RAM内的信息会丢失，ROM则可长期保存信息不丢失

内存分为DRAM和ROM两种，前者又叫动态随机存储器，它的一个主要特征是断电后数据会丢失，我们平时说的内存就是指这一种(也就是常用的内存条);后者又叫只读存储器，我们平时开机首先启动的是存于主板上ROM中的BIOS程序，然后再由它去调用硬盘中的Windows，ROM的一个主要特征是断电后数据不会丢失，故本题选C。

U盘是半导体存储器，U盘内集成的是Flash芯片，存储介质为半导体。

由于CPU的速度比主存快，如果同时从主存取出n条指令，这必然会提高机器的运行速度，多模块交叉存储器就是基于这种思想提出来的。采用多体交叉存储器后可以实现主存储器多模块流水式并行存取，因此大大提高了主存储器的数据传输率。

多体交叉存储器分为低位交叉存取和高位交叉存取两种形式。
低位交叉存取(交叉存储):低位为模块地址，高位为每个模块内字地址。
高位交叉存取(顺序存储):高位为模块地址，低位为每个模块内宇地址。
所以多体交叉存储器不是都按低地址作为区别存储器的标记的。

PROM(Programmable Read-Only Memory)——可编程只读存储器，也叫One-Time Programmable(OTP)ROM(一次可编程只读存储器)，是一种可以用程序操作的只读内存。其最主要特征是只允许数据写入一次，如果数据烧入错误只能报废。
注:可擦除的ROM的名字中都带E，如EPROM、EEPROM等，还有一个是Flash Memory。

3.2 基础题

1. 下面存储器中，已经被淘汰的是( )。
   A．半导体存储器
   B．磁表面存储器
   C．磁芯存储器
   D．光盘存储器
   正确答案：C
   解题过程：
   早期的计算机最常见的存储器是用各种磁芯制成的。这种磁芯存储器已被微型集成电路块上的半导体存储器所取代。

2. 某32位微型机地址码为32位，若使用32K×8位的RAM芯片进行字扩展成存储器，则该机所允许的最大主存容量是( )。
   A．32KB
   B．16MB
   C．512MB
   D．4GB
   正确答案：D
   解题过程：最大主存容量 = 存储单元大小 * 存储单元个数
   由于存储器是由32K×8位的RAM芯片进行字扩展而成的，那么存储单元大小就为8位，即1B。又地址码为32位，得出存储单元个数为2的32次方，因此最大出存容量为2的32次方×1B=4GB。

3. 假设相联存储器有M个单元，那么相联存储器查找1次，平均需要( )次操作。
   A．M
   B．M/2
   C．1
   D．不确定
   正确答案：C
   思路：相联存储器，也称为按内容访问存储器，是key-value形式的。

4. Cache的地址映射中( )比较多的采用“按内容寻址”的相联存储器来实现。
   A．直接映射
   B．全相联映射
   C．组相联映射
   D．段相联映射
   正确答案：B
   解题过程：
   在全相联映射方式下，访问Cache时主存字块标记需要和Cache的全部“标记”位进行比较，采用传统方式比较会严重影响效率，故常采用“按内容寻址”的相联存储器来实现比较合适。

5. 下列说法中，错误的是( )。
   A．随机存储器可随时存取信息，断电后信息丢失
   B．在访问随机存储器时，访问时间与单元的物理位置无关
   C．主存储器中的信息均是不可改变的
   D．以上说法都错
   正确答案：C
   解题过程：
   随机存储器中“随机”的意思就是，在随机存储器中存取信息和存储位置无关，即在哪里存数据和在哪里取数据都是一个时间。
   主存储器可由RAM和ROM组成，其中RAM中的信息是可变的，而ROM中的信息不可改变。

6. 下列关于ROM和RAM的说法中，错误的是( )。
   Ⅰ.CD-ROM是ROM的一种，因此只能写入一次
   Ⅱ.Flash快闪存储器属于随机存取存储器，具有随机存取的功能
   Ⅲ.RAM的读出方式是破坏性读出，因此读后需要再生
   Ⅳ.SRAM读后不需要刷新，而DRAM读后需要刷新
   A．Ⅰ、Ⅱ
   B．Ⅰ、Ⅲ、Ⅳ
   C．Ⅱ、Ⅲ
   D．Ⅰ、Ⅱ、Ⅲ
   正确答案：D
   拓展A：CD-ROM（Compact Disc Read-Only Memory）即只读光盘，是一种在电脑上使用的光碟。这种光碟只能写入数据一次，信息将永久保存在光碟上，使用时通过光碟驱动器读出信息。 ROM就是只读存储器，CD-ROM和ROM是一个性质，这是她们之间的联系。CD-ROM是一种只读光盘，是内存。

CD-ROM记录在母盘上的数据呈螺旋状，由中心向外散开，磁盘表面有许多微小的“坑”，那就是记录的数字信息，且位记录密度不同。

7. 已知单个存储体的存取周期为T，CPU连续从四体高位交叉存储器中取出N个字需要时间为( )。
   A．4T
   B．(N-1)T
   C．NT
   D．(N/4)T
   正确答案：C

8. 下列说法中，正确的是( )。
   A．外设的访存请求优先级一般高于CPU的访存请求优先级
   B．外设的访存请求优先级一般低于CPU的访存请求优先级
   C．外设的访存请求优先级与CPU的访存请求优先级相同
   D．无法判定外设的访存请求优先级与CPU的访存请求优先级高低
   正确答案：A
   解题过程：
   一般来讲，易发生数据丢失的数据源，其访存请求优先级较高，故一般外设的访存请求优先级高于CPU。

9. 以下类型的存储器中速度最快的是( )。
   A．DRAM
   B．ROM
   C．EPROM
   D．SRAM
   正确答案：D
   解题过程：SRAM(静态随机存取存储器)不需要刷新，所以速度最快。

10. 某1K×8位(1K×8矩阵)的半导体存储芯片内部译码驱动方式采用“线选法”，需要( )根选择线才能选择存储芯片内的任一存储单元。
    A．10
    B．32
    C．64
    D．1024
    正确答案：D
    解题过程：
    这里要注意，问的是选择线不是地址线。线选法，即用一根字选择线来选中一个存储单元的所有存储元，题中1K×8位的存储芯片共有1K个存储单元，故需1K=1024根选择线才能够选择该存储芯片内的任一存储单元。
    如果题目问的是地址线的话，无论“线选法”还是“重合法”答案都是一样的，即通过log2N可以算出地址线所需要的根数。

11. 下列存储器中可电改写的只读存储器是( )。
    A．E2PROM
    B．EPROM
    C．ROM
    D．RAM
    正确答案：A
    解题过程：
    E2PROM可用电的方法写入和清除其内容，其编程电压和清除电压均与微机CPU的5V工作电压相同，不需要另加电压。

12. 某SRAM芯片，其存储容量为512×8位，该芯片的地址引脚和数据引脚的数目分别为( )。
    A．512、8
    B．512、3
    C．9、8
    D．9、3
    正确答案：C
    解题过程：寻址空间512=2^9，所以地址线为9根，又该芯片为8位，所以数据线为8根，因此引脚线数分别为9、8，故选C。

13. 假定采用单体存储器组织方式，CPU通过存储器总线读取数据的过程为:发送地址和读命令需1个时钟周期，存储器准备一个数据需要8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和Cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则Cache的一次缺失的时间开销至少为( )个时钟周期。
    A．64
    B．72
    C．80
    D．160
    正确答案：C
    解题过程：
    本题只要理解了题意即可轻松作答，从题意知，传送一个数据的过程为:发送地址和读命令→存储器准备一个数据→总线传送1个数据。
    需要的时间为:1+8+1=10个时钟周期。
    又交换的主存块大小为64B，总线宽度为8B，那么就有64/8=8个数据需要进行传送，
    即10×8=80个时钟周期，故本题选C。

14. 某计算机主存地址16位，每个存储单元有8位，即按字节编址。如果用1K×4位的RAM芯片构成该计算机的最大主存空间，片选逻辑的输入需要( )位地址。
    A．4
    B．6
    C．8
    D．16
    正确答案：B
    解题过程：
    因为主存地址为16位，所以主存地址空间大小为64K个存储单元，每个存储单元占8位。因此需要的芯片数为(64K/1K)×(8/4)=128。存储器在字方向上扩展了64倍，因而片选逻辑需要log2(64)=6位地址。
    小结：字方向扩展倍数 == 2^{片选逻辑位数}

15. 在1K×8位的存储器芯片中，采用双译码方式，译码器的输出信号总数有( )条。
    A．1024
    B．64
    C．32
    D．10
    正确答案：B
    解题过程：
    采用双译码地址，可以减少地址选择线的数目。在双译码结构中，设译码器的总的输入信号有n条，地址译码器分成两个，则每个译码器有n/2个输入，就可以有2^n/2个输出状态，则两个地址译码器就有2^n/2×2^n/2个输出状态，对应存储单元数。
    1K=2^n/2×2^n/2=32×32，要注意本题问的不是n是多少，题目问的是译码器的输出信号(即2n/2的值)，即32+32=64。

补充：在双译码方式中，采用两个地址译码器，输入的地址信号分成两部分送到两个译码器中，分别产生行选通信号和列选通信号，行选取通和列选通都有效的存储单元被选中。这种存储器芯片将一个数据字的同一位组织在一个阵列中，在多位的存储器芯片中就有多个这样的阵列，适合于容量较大的存储器芯片。

16. 一个16K×1位(内部采用128×128存储器阵列)的DRAM芯片，若采用集中式刷新方式，且刷新周期为2ms，那么对DRAM芯片所有存储单元刷新一遍需要( )个存储周期。
    A．128
    B．256
    C．1024
    D．16 384
    正确答案：A
    解题过程：
    集中式刷新指在一个刷新周期内，利用一段固定的时间，依次对存储器的所有行逐一再生，在此期间停止对存储器的读和写。16K×1位的DRAM芯片内部采用128×128存储器阵列，按照行刷新，需要占用128个存储周期。

17. 某点阵式打印机采用7×9点阵打印字符，每行可打印132个字符，共有96种可打印字符，用奇偶校验位的ASII码表示，那么字符发生器ROM的容量至少为( )。
    A．96bit
    B．6048bit
    C．8316bit
    D．798336bit
    正确答案：B
    解题过程：
    由题意可知，字符发生器需要存储96个点阵，每个点阵为7×9bit，即容量至少为96×7×9bit =6048bit。其他条件均为干扰条件，故本题选B。

18. 某主存储器容量为256K×8位，由32K×8位芯片组成，设其中一芯片在片选地址为110时获得片选信号。该芯片占用的地址空间为( )。
    A．30000~3FFFF
    B．80000~8FFFF
    C．30000~37FFF
    D．80000~8FFFF
    得分：1
    正确答案：C
    解题过程：
    由题意可知，该主存储器有256K个单元，则需要地址位数为log2(256K)=18位。片选地址为110，剩余15位为片内地址。很容易知道首地址为11 0000 0000 0000 0000，末地址为 11 0111 1111 1111 1111。换成16进制为30000和37FFF，故本题选C。

小结：

• 存储单元的个数 = 存储容量左侧的数值 => log2 得到地址位数
• 片选地址在高位，确定后剩余的片内地址从00…00到11…11

19. 某计算机的Cache和主存的映射方式采用组相联映射方式，且采取分页管理存储方式，页面大小为128B，Cache容量为64页，按4页分组，主容量为4096页，那么主存地址的位数为( )。(按字节寻址)
    A．12
    B．18
    C．19
    D．20
    正确答案：C
    解题过程：
    本题有较多干扰条件，基础不扎实的同学容易受到误导。
    主存地址只跟主存总容量和寻址单位相关。
    主存总容量为4096×128B=2¹⁹B。又寻址单位一般默认为字节。则主存中单元数为2¹⁹。则主存地址的位数为19。

20. 有一个主存—Cache层次的存储器，Cache的存储周期为15ns，主存的存储周期为150ns。已知在一段时间内，CPU访问Cache5000次，访问主存100次，那么Cache与主存的系统效率为( )。
    A．75%
    B．83.3%
    C．98%
    D．100%
    正确答案：B
    解析：系统效率 = Cache访问时间 / （Cache+主存的访问时间）

3.3 拔高题

1. 下列关于Cache和虚拟存储器的说法中，错误的有( )。
   Ⅰ.当Cache失效(即不命中)时，处理器将会切换进程，以更新Cache中的内容
   Ⅱ.当虚拟存储器失效(如缺页)时，处理器将会切换进程，以更新主存中的内容
   Ⅲ.Cache和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的
   Ⅳ.虚拟存储器的容量等于主存和辅存的容量之和
   A．Ⅰ、Ⅳ
   B．Ⅲ、Ⅳ
   C．Ⅰ、Ⅱ、Ⅲ
   D．Ⅰ、Ⅲ、Ⅳ
   正确答案：D
   解题过程：
   Cache和虚拟存储器的原理是基于程序访问的局部性原理，但它们实现的方法和作用均不相同。
   Cache失效与虚拟存储器失效的处理方法不同，Cache完全由硬件实现，不涉及软件端;虚拟存储器由硬件和OS共同完成，缺页时才会发出缺页中断，故Ⅰ错误，Ⅱ正确，Ⅲ错误。在虚拟存储器中，主存的内容只是辅存的一部分，Ⅳ错误。

2. 假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41F0H所在芯片的最大地址是( )。
   A．0000H
   B．4FFFH
   C．5FFFH
   D．7FFFH
   正确答案：C
   
   同理，再看下一题

3. 假定用若干个16K×8位的存储器芯片组成一个64K×32位的存储器，芯片内各单元连续编址，则地址BFF0H所在芯片中的最小地址为( )。
   A．4000H
   B．6000H
   C．8000H
   D．A000H
   正确答案：C

4. 下列关于DRAM和SRAM的说法中，错误的是( )。
   Ⅰ.SRAM不是易失性存储器，而DRAM是易失性存储器
   Ⅱ.DRAM比SRAM集成度更高，因此读写速度也更快
   Ⅲ.主存只能由DRAM构成，而高速缓存只能由SRAM构成
   Ⅳ.与SRAM相比，DRAM由于需要刷新，因此功耗较高
   A．Ⅱ、Ⅲ、Ⅳ
   B．Ⅰ、Ⅲ、Ⅳ
   C．Ⅰ、Ⅱ、Ⅲ
   D．Ⅰ、Ⅱ、Ⅲ、Ⅳ
   正确答案：D
   解题过程：
   SRAM和DRAM都属于易失性存储器，掉电就会丢失，故Ⅰ错误;
   SRAM的集成度虽然更低，但速度更快，因此通常用于高速缓存Cache，故Ⅱ错误;
   主存可以用SRAM实现，只是成本高，故Ⅲ错误;
   和SRAM相比，DRAM成本低、功耗低，但需要刷新，故Ⅳ错误。

5. 某计算机的Cache共有16块，采用2路组相联映射方式(即每组2块)。每个主存块大小为32B，按字节编址。主存第129号单元所在主存块应装入到的Cache组号是( )。(编号都从0开始)
   A．0
   B．2
   C．4
   D．6
   正确答案：C
   思路：组相联映射方式中的组间是直接映射方式的，组内是全相联的。所以问组号，求法类似直接映射。
   计算思路：主存块大小 => 块内地址，主存单元号 mod 块内地址 => 组号
   解题过程：主存块大小为32B，按字节编址。那么主存块就有32个存储单元，129号单元应该属于第4号主存块。Cache共有16块，按2路组相联映射方式，即分为8组，4%8=4，即分到第4组。

6. 存储芯片控制线中的片选线用来决定哪个存储芯片被选中。下列说法中，正确的是( )。
   A．当主存储器只有一块存储芯片时，不需要片选信号
   B．存储芯片的片选线数为1
   C．存储芯片的片选线数为2或更多
   D．以上都不对
   得分：0
   正确答案：D
   解题过程：
   即使主存只有一块存储芯片，也需要片选信号，因为并不是CPU的每个工作周期都需要访存，只有访问时才需要将片选信号置为有效值。有的存储芯片片选线数为1，也有的存储芯片片选线数为2。

7. 某1K×1位(32×32矩阵)的存储芯片内部移码驱动方式采用“重合法”时，需要( )根选择线才能选择存储芯片内的任一存储单元。
   A．10
   B．32
   C．64
   D．1024
   正确答案：C
   解题过程：重合法通过行地址和列地址来共同选中一个存储单元，题中1K×1位存储芯片内部为32×32矩阵，故行、列选择线均为32根，故需要32+32=64根选择线才能选中该芯片内的任一存储单元。

8. 已知Cache A采用直接映射方式，共16行，块大小为1个字节，缺失损失为8个时钟周期;Cache B也采用直接映射方式，共4行，块大小为4个字节，缺失损失为11个时钟周期。假设开始时Cache为空，按照字节寻址，那么下列访问地址序列中，Cache B具有更低的缺失率，但Cache B的总缺失损失反而比Cache A大的是( )。
   A．1，2，3，4
   B．0，2，4，8，0
   C．0，1，0，1，0，1
   D．0，8，0，8，0，8
   正确答案：B

9. 某32位微型机地址码为22位,使用256K×16位的SRAM芯片组成其存储系统,下列译码器中最合适的是( )。
   A．3-8译码器
   B．4-16译码器
   C．5-32译码器
   D．6-64译码器
   正确答案：B

3.4 待理解

1. 某计算机的存储系统由Cache—主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache—主存系统的效率是( )。
   (注:计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效;Cache访问未命中，则等待主存访问)
   A．0.833
   B．0.856
   C．0.958
   D．0.862
   正确答案：D
   如果使用Cache总时间 / 访存总时间 就 算成了0.827…
   找了个解析，这个是用平均的访存时间比较的。
   

2. 在页面尺寸为4KB的页式存储管理中，页表中的内容见表3，则物理地址32773对应的逻辑地址为( )。

虚页号	页框号
0	2
1	5
2	7
3	8
4	9
5	11

A．32773
B．42773
C．12293
D．62773
正确答案：C

3. 假定一个分页虚拟存储系统的虚拟地址为40位，物理地址为36位，页大小为16KB，按字节编址。若页表中有有效位、存储保护位、修改位、使用位共占4位，磁盘地址不在页表中，则该存储系统中每个进程的页表大小为( )。
   A．1MB
   B．16MB
   C．256MB
   D．1G
   正确答案：C

4. 图是某存储芯片的引脚图，这个存储芯片的类型是( )，且图中的“?”为( )。(注:NC表示未用)
   A．ROM，128
   B．ROM，256
   C．RAM，128
   D．RAM，256
   正确答案：D
   吐槽：这题目有点糊，看不清。（虽然看清了也不会做…）

四. 指令系统

4.1 知识点

4.1.1 寻址方式

相对寻址相对寻址的有效地址是将程序计数器PC的内容与指令字中的形式地址A相加而成。相对寻址的有效地址为EA=(PC)+A。
变址寻址:指令指定一个CPU寄存器(称为变址寄存器)和一个形式地址,操作数地址是二者之和,需要先计算再访存。变址寻址的有效地址为EA=A+(IX)。
间接寻址:指令给出存放操作数地址的存储单元地址,先得到操作数地址所在的存储单元的地址,再得到操作数的地址,然后才能取操作数。

立即寻址用途

1. 例如需要传送一个循环次数给某专用寄存器(比如for循环的循环次数),则可以使用立即寻址直接将循环次数作为立即数送入。
2. 例如需要将某程序的首地址送入PC(程序计数器)中,而程序的首地址可以看成是一个操作数,则可以使用立即寻址直接将该程序的首地址作为立即数送入。

用途总结:立即数寻址方式通常用于对某寄存器或内存单元赋初值。

寄存器间接寻址方式中,寄存器内存放的是操作数的主存地址,而不是操作数本身,即操作数是通过寄存器间接得到的,因此称为寄存器间接寻址。

单地址指令可以实现单操作数指令也实现完成双操作数指令,单操作数指令很好理解,单地址对应单操作数。对于双操作数的情况,一般单地址对应一个操作数,另一个操作数隐藏在运算器的ACC中。

4.1.2 指令架构

• RISC指令系统相对于CISC指令系统并没有产生出更多的寻址方式,相反,其寻址方式种类更少。
• RISC指令是使用较多的简单指令条数去实现复杂的指令功能,绝大部分的指令是在一个机器周期完成的。
• 通用寄存器数量较多,可以提高指令的执行速度。
• RISC的指令长度固定。可以用来判断对应的指令是RISC还是CISC
• RISC的访存只有LOAD/SRORE指令,而CISC的访存指令并不加限制

4.2 基础题

1. 某指令系统指令字长为8位,每一地址码长3位,用扩展操作码技术。若指令系统具有两条二地址指令、10条零地址指令,则最多有( )条一地址指令。
   A．20
   B．14
   C．10
   D．6
   正确答案：B
   解题过程：扩展操作码技术即指令操作码长度不固定。有两条二地址指令,所以前2位还剩下2条(余2×26=128),又有10条零地址指令,所以还剩下的可用空间为128-10=118,即可设计出118/8=14条一地址指令。

2. 下列说法中,正确的是( )。
   A．寻址方式是指令如何给出操作数或操作数地址
   B．所有指令的寻址方式都相同
   C．所有指令都有操作码和地址码
   D．指令的功能与寻址方式无关
   正确答案：D
   解题过程：寻址方式是处理器根据指令中给出的地址信息来寻找物理地址的方式,与指令的功能无关。

3. 指令中地址码的长度不仅与主存容量有关,而且还与( )有关。
   A．主存字长
   B．最小寻址单位
   C．指令格式
   D．地址码格式
   正确答案：B
   解题过程：与寻址单位有关,因为地址码的位数=log2(寻址单元数),而寻址单元数自然是等于主存容量/寻址单位,故选B。

4. 一个较完善的指令系统应包含运算类、数据传送类、控制类、( )等指令。
   A．I/O
   B．栈操作
   C．子程序调用
   D．条件转移
   正确答案：A
   解题过程：本题可用排除法:栈操作可归到数据传送类指令,条件转移可归到控制类指令,子程序调用就是转移指令,属控制类指令。

5. 若变址寄存器编号为X,形式地址为D,则变址寻址方式的有效地址为( )。
   A．R[X]+D
   B．R[X]+[D]
   C．M[R[X]+D]
   D．M[R[X]+[D]]
   正确答案：A

6. 假设某指令的一个操作数采用变址寻址方式,变址寄存器中的值为007CH,地址007CH中的内容为0124H,指令中给出的形式地址为B000H,地址B000H中的内容为C000H,则该操作数的有效地址为( )。
   A．B124H
   B．C124H
   C．B07CH
   D．C07CH
   正确答案：C
   解题过程：
   变址寻址 EA=A+(IX) 主要用于处理数组问题
   依题意,A=B000H,(LX)=007CH,那么EA=B000H+007CH=B07CH。

7. 设某条指令的一个操作数采用寄存器间接寻址方式,假定指令给出的寄存器编号为8,则该操作数的有效地址为( )。

寄存器编号	内容
8	1200H

主存地址	内容
1200H	12FCH
12FCH	38B8H
38B8H	88F9H

A．1200H
B．12FCH
C．38B8H
D．88F9H
正确答案：A
解题过程：
寄存器间接寻址 EA=(Ri) 扩大寻址范围
本题问的就是EA,EA=(R8)=1200H,故本题选A。

8. 下列关于RISC特点的描述中,错误的是( )。
   A．指令格式规整,寻址方式少
   B．采用硬连接控制和指令流水线
   C．配置的通用寄存器数目不多
   D．运算类指令的操作数不访存
   正确答案：C

9. 某计算机字长32位,CPU中有32个32位通用寄存器,采用单字长定长指令字格式,操作码占6位,其中还包含对寻址方式的指定。对于存储器直接寻址方式的RS型指令,能直接寻址的最大地址空间大小是( )。
   A．2²¹
   B．2²⁶
   C．2²⁷
   D．2³²
   正确答案：A

10. 随着计算机技术的不断发展和对指令系统的合理性的研究,精简的指令系统(RISC)逐步取代CISC的重要位置。下面叙述中,不是CISC的主要缺点的是( )。
    A．20%和80%规律
    B．VLSI技术的不断发展引出的一系列问题
    C．软硬件功能分配的问题
    D．因指令众多带来的编程困难
    正确答案：C

4.3 拔高题

1. 采用变址寻址可扩大寻址范围,且下列说法正确的是( )。
   A．变址寄存器内容由用户确定,在程序执行过程中不可变
   B．变址寄存器内容由操作系统确定,在程序执行过程中可变
   C．变址寄存器内容由操作系统确定,在程序执行过程中不可变
   D．变址寄存器内容由用户确定,在程序执行过程中可变
   正确答案：D

2. 在通用计算机指令系统的二地址指令中,操作数的物理位置可安排在( )。
   Ⅰ.一个主存单元和缓冲存储器
   Ⅱ.两个数据寄存器
   Ⅲ.一个主存单位和一个数据寄存器
   Ⅳ.一个数据寄存器和一个控制存储器
   Ⅴ.一个主存单元和一个外存单元
   A．Ⅱ、Ⅲ、Ⅳ
   B．Ⅱ、Ⅲ
   C．Ⅰ、Ⅱ、Ⅲ
   D．Ⅰ、Ⅱ、Ⅲ、Ⅴ
   正确答案：B

3. 间址寻址第一次访问内存所得到信息经系统总线的( )传送到CPU。
   A．数据总线
   B．地址总线
   C．控制总线
   D．总线控制器
   正确答案：A
   解题过程：
   系统总线按传送内容的不同可分为地址总线、数据总线和控制总线。
   地址总线由单向多根信号线组成,可用于CPU向主存、外设传送地址信息;
   数据总线由双向的多根信号线组成,CPU可以沿着这些线从主存或外设读入数据,也可发送数据;
   控制总线上传输控制信息,包括控制命令和反馈信号等。
   间址寻址第一次访问内存所得到的信息是操作数的有效地址,该地址通过数据线传送至CPU而不是地址线。地址线是单向总线,只能由CPU向主存和外设传送。

4. 下列关于指令字长、机器字长和存储字长的说法中,正确的是( )。
   Ⅰ.指令字长等于机器字长的前提下,取指周期等于机器周期
   Ⅱ.指令字长等于存储字长的前提下,取指周期等于机器周期
   Ⅲ.指令字长和机器字长的长度没有必然关系
   Ⅳ.为了硬件设计方便,指令字长都和存储字长一样大
   A．Ⅰ、Ⅲ、Ⅳ
   B．Ⅰ、Ⅳ
   C．Ⅱ、Ⅲ
   D．Ⅱ、Ⅲ、Ⅳ
   正确答案：C

5. 下列关于各种寻址方式获取操作数快慢的说法中,正确的是( )。
   Ⅰ.立即寻址快于堆栈寻址
   Ⅱ.堆栈寻址快于寄存器寻址
   Ⅲ.寄存器一次间接寻址快于变址寻址
   Ⅳ.变址寻址快于一次间接寻址
   A．Ⅰ、Ⅳ
   B．Ⅱ、Ⅲ
   C．Ⅰ、Ⅲ、Ⅳ
   D．Ⅲ、Ⅳ
   正确答案：C
   解题过程：
   因为访问寄存器的速度通常是访问主存的数十倍,所以获取操作数快慢主要取决于寻址方式的访存次数。
   立即寻址操作数在指令中,不需要任何访问寄存器或内存,取数最快,Ⅰ正确。
   堆栈寻址可能是硬堆栈(寄存器)或软堆栈(内存),采用软堆栈时比寄存器寻址慢,Ⅱ错误。
   寄存器一次间接寻址先访问寄存器得到地址,然后再访问主存;而变址寻址访问寄存器IX后,还要将A和(IX)相加(相加需要消耗时间),再根据相加的结果访存,显然后者要慢一点,Ⅲ正确。
   一次间接寻址需要两次访存,显然慢于变址寻址,Ⅳ正确。

6. 某计算机的指令系统中共有110条不同的指令,当采用微程序控制方式时,控制存储器中具有的微程序数目至少是( )。
   A．109
   B．110
   C．111
   D．113
   正确答案：C
   解题过程：通常一条机器指令对应一个微程序。
   由于任何一条机器指令的取指令操作都是相同的(不考虑多字长指令),因此可以将取指操作抽取出来编成一个独立的微程序,这个微程序只负责将指令从主存中取出送至指令寄存器。此外,也可以编出对应间址周期的微程序和中断周期的微程序,但这类公用微程序并非必需的,可以用其他指令代替。
   公用微程序中取指令是必需的,故至少有111个微程序。

五. 中央处理器

5.1 知识点

5.1.1 寄存器、存储器…

• CPU包括运算逻辑部件(ALU)、寄存器部件和控制部件等

• IR、MAR、MDR是CPU的内部工作寄存器,在程序执行的过程中是自动赋值的,程序员无法对其操作,或者称为用户不可见。

• 通用寄存器既可以用作数据寄存器,又可以用作地址寄存器。

• 程序计数器用来存放下一条指令在主存中的地址。

• 在中央处理器CPU中,累加器是一种暂存器,用来存储计算所产生的中间结果。如果没有累加器这样的寄存器,那么在每次计算(加法,乘法,移位等)后就必须要把结果写回到内存中,然后也需再读回来。而从内存读的速度远不如ALU从累加器读取数据的速度。

• 数据通路包括组合逻辑单元和存储信息的状态单元。组合逻辑单元用于对数据进行处理,如加法器、ALU、扩展器(0扩展或符号扩展)、多路选择器,以及总线接口逻辑等;状态单元用于对指令执行的中间状态或最终结果进行保存,如触发器、寄存器等

5.1.2 微程序、控制器…

• 控制器产生的所有控制信号称为微命令。微处理器的程序仍称为程序。微处理器的控制器可以是微程序控制器也可以是硬布线控制器。

• 硬连接控制器是一种组合逻辑型控制器。

• 组合逻辑控制(硬布线逻辑控制)由基本的门电路组合实现。以这种方式实现的控制器的处理速度快,但电路庞杂,制造周期长,不灵活,可维护性差,

• 微操作控制信号=f(译码器输出,节拍电位信号,节拍脉冲信号,状态反馈信号)。

• 微程序存放在控制存储器中。

• 微程序控制存储器用来存放微程序,是微程序控制器的核心部件,属于CPU的一部分,而不属于主存。

• 在微程序控制的计算机中,指令系统的每一条指令都被编写成一个微程序。如果要修改指令的内容,就需要改变控制存储器中微程序的内容。

5.1.3 中断相关

• 在中断系统中有一个允许中断触发器(开中断标志),它可被开中断指令置“1”,也可被关中断指令置“0”。当允许中断触发器为“1”时,意味着CPU允许响应中断源的请求;当其为“0”时,意味着CPU禁止响应中断。

• 每个中断请求触发器有一个屏蔽触发器(屏蔽标志),屏蔽触发器为“1”时,CPU接收不到该中断源的中断请求,即它被屏蔽,但CPU仍可以响应其他中断请求。这里要注意二者的区别。

5.1.4 流水线相关

• 超长指令字技术有点类似于超级标量,是一条指令来实现多个操作的并行执行,之所以放到一条指令是为了减少内存访问。通常一条指令多达上百位,有若干操作数,每条指令可以做不同的几种运算。

• 将一条指令分成若干个周期处理以达到多条指令重叠处理,从而提高CPU部件利用率的技术叫做标量流水技术。超级标量是指CPU内一般能有多条流水线,这些流水线能够并行处理。

• 在确定一条流水线的流水段个数时,是以最复杂指令执行过程所需要的流水段个数为标准设计的。在确定每个流水段的宽度时,也以最复杂流水段所需要的宽度(等同于CPU时钟周期)来设计。因此做题时应该选择最长时间流水段所需要的宽度

• 引起指令流水线阻塞的可能原因有很多,包括访存冲突、Cache缺失、TLB缺失、指令数据相关、条件转移、外部中断等。这些都会使得流水线无法进行下去。而数据旁路技术就是为了在阻塞流水线的前提下,解决数据相关冲突的技术。
  PS：数据旁路技术只能解决数据相关冲突,跟控制相关冲突完全无关

• 通过加空操作（nop）,可以解决结构相关冲突、数据相关冲突和控制相关冲突

5.2 基础题

1. 所谓n位的CPU,这里的n是指( )。
   A．地址总线线数
   B．数据总线线数
   C．控制总线线数
   D．I/O线数
   正确答案：B
   解题过程：
   数据总线的位数与处理器的位数相同,也就表示CPU一次所能处理数据的位数,即CPU的位数。

2. 在CPU的状态字寄存器中,若符号标志位SF为“1”,表示运算结果是( )。
   A．正数
   B．负数
   C．非正数
   D．不能确定
   正确答案：D
   解题过程：
   状态字寄存器用来存放PSW,PSW包括两个部分:
   一是状态标志,如进位标志（C）、结果为零标志（Z） 等,大多数指令的执行将会影响到这些标志位;
   二是控制标志,如中断标志、陷阱标志等。
   SF符号标志位,当运算结果最高有效位是1,SF=1;否则,SF=0。当此数是有符号数时,该数是个负数;当此数为无符号数时,SF的值没有参考价值。

3. 下列关于计算机系统中的概念中,正确的是( )。
   A．CPU中包括地址译码器
   B．CPU中程序计数器中存放的是操作数地址
   C．CPU中决定指令执行顺序的是程序计数器
   D．在CPU中状态寄存器对用户是完全透明的
   正确答案：C
   解题过程：
   地址译码器是主存等存储器的组成部分,其作用是根据输入的地址码唯一选定一个存储单元,它不是CPU的组成部分,地址译码器位于存储器,故A错误。
   程序计数器中存放的是欲执行指令的地址,故B错误。
   程序计数器决定程序的执行顺序,故C正确。
   程序状态字寄存器对用户不透明,故D错误。

4. 三级时序系统提供的三级时序信号是( )。
   A．指令周期、机器周期、节拍
   B．指令周期、机器周期、时钟周期
   C．机器周期、节拍、工作脉冲
   D．指令周期、微指令周期、时钟周期
   正确答案：C
   等价词：CPU时钟周期,通常为节拍脉冲,既主频的倒数,它是处理操作的最基本的单位

5. 一般情况下,采用下列哪种编码方式时,微指令的控制字段位数最多( )。
   A．直接编码方式
   B．字段直接编码方式
   C．字段间接编码方式
   D．以上都不对
   正确答案：A
   解题过程：
   采用直接编码方式时,每个微操作命令都对应控制字段中的1位控制位,此时控制字段位数最多。

6. 设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为t,若采用常规标量单流水线处理器,连续执行8条指令,则该流水线的加速比为( )。
   A．3
   B．2
   C．3.4
   D．2.4
   正确答案：D
   解题过程：
   当采用流水线时,第一条指令完成的时间是3t,以后每t都有一条指令完成,故总共需要的时间为3t+(8-1)t=10t;
   当不采用流水线时,完成12条指令总共需要的时间为8×3t=24t,所以加速比=24t/10t=2.4。

7. 在采用增量方式的微指令中,下一条微指令的地址( )。
   A．在微指令计数器(μPC)中
   B．在程序计数器(PC)中
   C．根据条件码产生
   D．在当前的微指令中
   正确答案：A
   解题过程：
   增量方式又称为计数器方式,也就是用微程序计数器(μPC)来产生下一条微指令的地址。

8. 在采用断定方式的微指令中,下一条微指令的地址( )。
   A．在微指令计数器(μPC)中
   B．在程序计数器(PC)中
   C．根据当前的微指令的后继地址和转移控制字段条件码产生
   D．在当前的微指令中
   正确答案：C
   解题过程：
   在断定方式的微指令中,微指令格式中设置一个后继地址字段,用于指明下一条要执行的微指令的地址。同时通过转移控制字段进行条件测试,并根据测试结果对后继地址修改,形成转移微地址。

9. 下列寄存器中,对汇编语言程序员不透明的是( )。
   A．存储器地址寄存器(MAR)
   B．程序计数器(PC)
   C．存储器数据寄存器(MDR)
   D．指令寄存器(IR)
   正确答案：B
   Tip：不透明 == 看得见

10. 下列有关控制器各部件功能的描述中,错误的是( )。
    A．控制单元是其核心部件,用于对指令操作码译码并生成控制信息
    B．PC称为程序计数器,用于存放下一条指令所在单元的地址
    C．通过将PC按当前指令长度增量,可实现指令的按序执行
    D．IR称为指令寄存器,用来存放当前指令的操作码
    正确答案：D
    解题过程：
    前三个选项都正确,D错误,指令寄存器(IR)用来保存当前正在执行的一条指令,而不只是操作码。
    扩展
    本题B选项如果改为:
    无论IR中为何指令,PC中存放的肯定都是下一条将要执行的指令的地址。这是错误的,如果IR中是转移指令,那么下一条要执行的指令地址就不是存于PC中的地址。
    这里其实涉及对语言逻辑性的理解,例如:“菜篮子用来装菜”,这是对的陈述。但无论何时,“菜篮子中的东西一定是菜”,这就是不对的陈述了。

11. 下列有关微指令格式的描述中,错误的是( )。
    A．相对于直接编码(控制)方式,字段直接编码方式的控存利用率更高
    B．相对于字段直接编码方式,直接编码(控制)方式的执行速度更快
    C．相对于断定法(下址字段法),采用增量计数器法的微指令格式更短
    D．相对于水平型微指令,一条垂直型指令中包含的微命令更多
    正确答案：D
    解题过程：
    直接编码方式不需要译码,但微指令字长过长。字段直接编码方式缩短了微指令字长,但因为要通过译码电路再发出微命令,因此比直接编码方式慢,故A和B都是正确的描述。
    采用断定法,需要多一个下地址字段,而增量计数器法则不需要,故采用增量计数器法的微指令格式更短,故C正确。
    水平型指令的特点是一次能定义并执行多个并行操作的微指令,
    而垂直型微指令通常只有1~2个微命令,不强调并行控制功能,故水平型微指令包含的微指令更多,故D错误。

5.3 拔高题

1. 在计算机体系结构中,CPU内部包括程序计数器(PC)、存储器数据寄存器(MDR)、指令寄存器(IR)和存储器地址寄存器(MAR)等。若CPU要执行的指令为MOV R0, #100(即将数值100传送到寄存器R0中),则CPU首先要完成的操作是( )。
   A．100→R0
   B．100→MDR
   C．PC→MAR
   D．PC→IR
   正确答案：C
   解题过程：
   取指周期完成的微操作序列是公共的操作,与具体指令无关。CPU首先需要取指令,取指令阶段的第一个操作就是将指令地址(PC中的内容)送往存储器地址寄存器。
   题干中虽然给出了一条具体的指令“MOV R0, #100”,实际上CPU首先要完成的操作是取指令,与具体指令没有关系。

2. 下列关于微指令编码方式的说法中,错误的是( )。
   Ⅰ.字段直接编码可以用较少的二进制信息表示较多的微操作命令信号,如有两组互斥微命令中,微命令个数分别为8和9,则只分别需要3位和4位即可表示
   Ⅱ.直接编码无须进行译码,微指令的微命令字段中每一位都代表一个微命令
   Ⅲ.垂直型微指令以较长的微程序结构换取较短的微指令结构,因而执行效率、灵活性都高于水平型微指令
   Ⅳ.字段间接编码中,一个字段的译码输出需要依靠另外某一个字段的输入
   A．Ⅰ、Ⅲ、Ⅳ
   B．Ⅱ、Ⅲ、Ⅳ
   C．Ⅱ、Ⅳ
   D．Ⅰ、Ⅱ、Ⅲ、Ⅳ
   正确答案：A
   解题过程：
   编码的是对微指令的控制字段进行编码,以形成控制信号;
   目的是在保证速度的情况下,尽量缩短微指令字长。
   微命令个数为8时,需要4位,假设只用3位,将会造成每个编码都会输出一个微命令,事实上,微命令的编码需要预留一个字段表示不输出,Ⅰ错误。
   垂直型微指令的缺点是微程序长、执行速度慢、工作效率低,Ⅲ错误。
   字段间接编码中的一个字段的某些微命令还需由另一个字段中的某些微命令来解释,即受到某一个字段的译码输出,Ⅳ错误。

3. 微命令发生器(也称为控制单元,CU)的设计与下列因素基本无关的是( )。
   A．CPU寄存器数量
   B．指令系统
   C．数据通路
   D．机器字长
   正确答案：A
   解题过程：微命令发生器是根据IR的内容(指令)、PSW的内容及时序线路的状态,产生控制整个计算机系统所需要的各种控制信号,而与CPU的寄存器个数基本无关。

4. 由于CPU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此存取周期通常由( )来确定。
   A．主存中读取一个指令字的最短时间
   B．主存中读取一个数据字的最长时间
   C．主存中写入一个数据字的平均时间
   D．主存中读取一个数据字的平均时间
   正确答案：A
   解题过程：
   存储器的存取周期是指开始一次存取操作与下一次存取操作开始之前的最短时间间隔,通常从主存中读取一个指令字的最短时间就是存取周期。

5. 在控制器的控制方式中,机器周期内的时钟周期个数可以不相同,这属于( )。
   A．同步控制
   B．异步控制
   C．半异步控制
   D．联合控制
   正确答案：A
   解题过程：
   同步控制方式下机器周期内时钟周期个数可以相等或不相等,
   而异步控制方式没有统一的时钟控制,采用应答方式实现。
   本题强调机器周期,所以应为同步控制方式。

6. 若存储器容量为64K×32位,则主机中各寄存器的最少位数都正确的选项是( )。
   A．ACC:32位;PC:16位;ALU:32位;IR:32位;MDR:32位;MAR:32位
   B．ACC:64位;PC:32位;ALU:32位;IR:32位;MDR:32位;MAR:16位
   C．ACC:64位;PC:64位;ALU:32位;IR:16位;MDR:32位;MAR:16位
   D．ACC:32位;PC:16位;ALU:32位;IR:32位;MDR:32位;MAR:16位
   正确答案：D
   解题过程：
   存储字长为32位,即数据单元为32位,那么用来存储数据单元的寄存器都至少为32位,包括ACC、ALU、IR、MDR。
   存储器容量为64K,即存储器地址需要16位,那么用来存储地址的寄存器都至少为16位,包括PC、MAR。
   所以正确的答案是D。

小结：

• 存储字长 ⇒ 存储单元的寄存器位数
• 存储器容量 ⇒ 存储地址的寄存器位数

12. 某机共有70个微控制信号(即微命令),构成6个互斥的微命令组,各组分别包含8、11、3、16、7、25个微命令。如果采用字段直接编码方式,微指令的控制字段需要( )位。
    A．21
    B．22
    C．23
    D．25
    正确答案：C
    解题过程：
    采用字段直接编码方式时,每个字段除要发出微命令外,还需要能够表示不发出任何微命令的状态,故每个字段需要log₂(n+1)位,n为该字段包含的微命令组。
    故微指令的操作控制字段所需位数为4+4+2+5+3+5=23,即微指令的控制字段需要23位。
    知识点回忆:
    如果本题用直接控制方式的话,微指令的控制字段需要8+11+3+16+7+25=70位。相比于直接编码(直接控制方式),字段直接编码方式缩短了微指令的字长,但增加了译码的时间。

13. 表给出了5条微指令I1 - I5所发出的控制信号a~j。设计微指令的控制字段,要求保持微指令本身的并行性,需要的最少控制位数为( )。
    
    A．6
    B．7
    C．8
    D．10
    正确答案：B

14. 下列叙述中,正确的有( )。
    A．计算机三级时序是指机器周期、指令周期和存储周期。
    B．CPU只有在执行PUSH和POP指令后,堆栈寄存器(SP)的值才能递加或递减
    C．指令有时候根据程序计数器(PC),有时候根据转移指令从主存中读出
    D．以上全对
    正确答案：B
    解题过程：
    A错误,因为计算机的三级时序是指CPU周期、节拍电位和节拍脉冲。
    C错误,程序计数器(PC)用以指出下一条指令在主存中的存放地址。CPU正是根据PC的内容去主存取得指令的。转移指令也是通过改变PC的值,来达到程序控制的目的的。故指令总是根据程序计数器(PC)从主存中读出的。

六. 总线

6.1 知识点

数据总线(DB)用于传送数据信息。该数据信息可以是真正的数据，也可以指令代码或状态信息，有时甚至是一个控制信息，在实际工作中，数据总线上传送的并不一定仅仅是真正意义上的数据。位数和机器字长、存储字长有关。

地址总线(AB)是专门用来传送地址的。位数和存储单元个数有关。

控制总线(CB)用来传送控制信号和时序信号。包括总线命令、定时信号(时钟和握手信号等)、总线请求、总线允许、中断请求和中断允许等。

总线控制包括判优控制和通信控制。其中判优控制主要解决的问题为:当多个主设备请求占用总线时，决定由它们当中的哪一个来占用。

半互锁方式特点：主模块的请求信号和从模块的回答信号有简单的制约关系，即主模块发出请求信号后，必须接到从模块的回答信号后才撤销请求信号，有互锁的关系。而从模块接到请求信号后，发出回答信号，但不必等待获知主模块的请求信号已经撤销，而是隔一段时间自动撤销回答信号，不存在互锁关系。

总线设计中，为了减少布线，即减少总线中信号线的数量，常将数据总线和地址总线采用多路复用方式传输，即不同的信号共用一组信号线，分时传送。

链接查询方式中，设备的优先级由主设备在总线上的位置来决定，离总线控制器最近的设备具有最高的优先级，要求拥有总线使用权的高优先级设备简单地拦截总线允许信号，不让其他更低级的设备收到该信号。

总线控制的好文章：https://blog.youkuaiyun.com/qq_39368007/article/details/84193469

总线标准：

• AGP总线是Intel公司专门为支持高性能图形和视频而设计的一种新型局部总线。它为图形加速卡提供了一条专用通道，从而摆脱了PCI总线的拥挤情况。
• PCI总线是一种高速的外围总线，它与处理器无关，采用猝发方式传送，支持即插即用且系统中可以有多条PCI总线。
• PCI-Express：串行互联、点对点方式进行数据传输。

**猝发

（不考总线仲裁了）
总线仲裁方式一般是指I/O设备争用总线的判优方式，
中断判优方式一般是指I/O设备争用CPU的判优方式

6.2 基础题

1. 按数据传送格式，总线常被划分为( )。
   A．并行总线与串行总线
   B．同步总线与异步总线
   C．系统总线与外总线
   D．存储总线与I/O总线
   正确答案：A
   解题过程：
   并行总线是指一次能同时传送多个二进制数位的总线，
   串行总线是指二进制数的各位在一条线上是一位一位传送的。
   所以根据传送格式，总线可分为并行总线和串行总线。

2. 在集中式仲裁方式中，优先次序控制最灵活的是( )。
   A．链式查询方式
   B．计数器定时查询方式
   C．独立请求方式
   D．无法确定
   正确答案：C
   解题过程：
   独立请求方式的判优逻辑集中在总线控制部件中，可以通过程序来改变判优逻辑，故其优先级次序控制最为灵活。

3. 总线是计算机各部件交换信息的公共通路，当使用总线传送数据时，每一时刻总线上可能传送的是( )。
   A．多个部件发送给一个部件的信息
   B．一个部件发送给一个部件的多组信息
   C．一个部件发送给多个部件的一组信息
   D．B或C
   正确答案：C
   解题过程：
   总线的特点是各个部件传送信息时，采用分时共享的方式使用总线。
   每一时刻只能由一个部件占用总线，向总线上发送一组信息，但是在总线上，同一时刻可以有多个部件同时接收这个信息，因为这种情况并不影响这组总线上正确传达的有关信息，所以A错误。
   但在同一时刻一组总线上不能同时传送多组信息，所以B错误，C正确。

4. 下列叙述中，错误的是( )。
   A．总线结构传送方式可以提高数据的传输速度
   B．与独立请求方式相比，链式查询方式对电路的故障更敏感
   C．总线标准化后，使得在计算机中增删设备非常容易，提高了设备的兼容性和互换性
   D．总线的带宽是总线本身所能达到的最高传输速率
   正确答案：A
   解题过程：
   A错误。总线结构传送方式并不能提高数据的传输速度。
   B正确。链式查询方式的缺点就是对询问链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作。
   C正确。总线标准化后，使得在计算机中增删设备非常容易，提高了设备的兼容性和互换性，因此I/O总线和通信总线大多是标准化总线。
   D正确。总线带宽指总线的最大数据传输速率，即在数据传输阶段单位时间内总线上可传输的数据量。

5. 总线的独立请求方式的优点是( )。
   A．速度快
   B．保证公平
   C．成本低
   D．接口简单
   正确答案：A
   解题过程：
   独立请求方式下，每个设备都有独立的总线请求线，裁决速度快。
   保证公平是计数器定时查询方式的优点。
   成本低和接口简单都是链式查询方式的优点。

6. .总线上信息的传输总是由( )。
   A．CPU启动
   B．总线控制器启动
   C．总线主设备启动
   D．总线从设备启动
   正确答案：C
   解题过程：
   主设备是发起总线请求并在获得总线使用权后能控制总线的设备，如CPU、DMA控制器等都可以作为主设备。

7. 异步控制方式常用于( )作为其主要控制方式。
   A．在单总线结构计算机中访问主存与外围设备时
   B．微型机的CPU控制中
   C．组合逻辑控制的CPU中
   D．微程序控制器中
   正确答案：A
   解题过程：
   在CPU内部通常采用同步控制方式(CPU内部各部件的速度相当)，在CPU和外存及I/O设备之间常采用异步控制方式。

8. 数据总线信号状态是( )。
   A．单向双态的
   B．单向三态的
   C．双向双态的
   D．双向三态的
   正确答案：D

9. 在下列关于PCI总线基本概念中，不正确的表述是( )。
   A．针对不同的处理器，有不同类型的PCI总线
   B．PCI总线的基本传输机制是猝发式传送
   C．不同于ISA总线，PCI总线的地址总线与数据总线是分时复用的
   D．PCI是目前个人计算机中使用最为广泛的接口，几乎所有主板产品上都带有这种插槽
   正确答案：A
   解题过程：
   PCI总线是一种不依附于某个具体处理器的局部总线，故A错误。
   注:猝发式传送为取得主线控制权后进行多个数据的传输。

6.3 拔高题

1. 总线的数据传输速率可按公式Q=W*f/N计算，其中Q为总线数据传输速率，W为总线数据宽度(总线位宽/8)，f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。
   若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为( )。
   A．16Mbit/s
   B．8Mbit/s
   C．16MB/s
   D．8MB/s
   正确答案：D
   解题过程：
   W=16/8B=2B，N=2，f=8MHz，故Q=2B×8MHz/2=8MB/s。

2. 链式查询方式下，若有N个设备，则有( )。
   A．有N条总线请求线和N条总线同意线
   B．有N条总线请求线和1条总线同意线
   C．有1条总线请求线和N条总线同意线
   D．有1条总线请求线和1条总线同意线
   正确答案：D

3. 独立请求方式下，若有N个设备，则有( )。
   A．有N条总线请求线和N条总线同意线
   B．有N条总线请求线和1条总线同意线
   C．有1条总线请求线和N条总线同意线
   D．有1条总线请求线和1条总线同意线
   正确答案：A
   解题过程：独立请求方式中，每一个设备均有一对总线请求线和总线同意线，故N个设备，有N条总线请求线和N条总线同意线。

4. 在计数器定时查询方式下，若每次计数都从0开始，则( )。
   A．设备号小的设备优先级高
   B．设备号大的设备优先级高
   C．每个设备的优先级均等
   D．每个设备的优先级随机变化
   正确答案：A

5. 下列关于RS-232C总线的叙述中，错误的是( )。
   A．使用低电平表示“1”，高电平表示“0”
   B．是一种串行总线标准
   C．可以用来连接计算机和调制解调器
   D．具有真正的即插即用特征
   正确答案：D
   解题过程：
   RS-232C是一种串行总线标准，常用于连接包括调制解调器、鼠标、扫描仪以及向计算机发送信息和从计算机接收信息的其他设备。
   A、B和C均是正确描述。而即插即用特征一般用来形容USB总线（PCI总线也可）的特点，故D选项错误。

6. 下列总线中，数据传输速率最高的是( )。
   A．PCI总线
   B．VESA总线
   C．USB总线
   D．AGP总线
   正确答案：D
   解题过程：
   AGP(Accelerated Graphic Ports)总线是专门用来连接显示卡的高速总线，其中AGP8X版本的AGP总线数据传输速率可达2.1GB/s，远大于其他3种总线。

7. 主存通过( )来识别信息是地址还是数据。
   A．总线的类型
   B．存储器数据寄存器(MDR)
   C．存储器地址寄存器(MAR)
   D．控制单元(CU)
   正确答案：A
   解题过程：
   地址和数据在不同的总线上传输，地址在地址总线上传输，数据在数据总线上传输，故主存通过总线的类型来识别信息是地址还是数据。

8. 在同步通信中，一个总线周期的传输过程是( )。
   A．先传送数据，再传输地址
   B．先传送地址，再传输数据
   C．只传输数据
   D．都不对
   正确答案：B
   解题过程：
   在同步通信过程中，一个总线传输周期的过程可分为申请阶段、寻址阶段、传输阶段和结束阶段。其中，寻址阶段即传送地址的阶段，传输阶段即传送数据的阶段，故选B。

9. 在哪种结构的运算器中需要在ALU的两个输入端加上两个缓冲寄存器?( )
   A．单总线结构
   B．双总线结构
   C．三总线结构
   D．都需要加
   正确答案：A

七. 输入，输出系统

7.1 知识点

1. 通道

通道的基本工作过程：用户程序使用访管指令进入操作系统管理程序;CPU通过管理程序组织一个通道程序，并用I/O指令启动通道;通道执行通道指令，完成I/O操作;通道程序结束后向CPU发中断请求。
通道程序放于主存之中，由CPU执行I/O指令启动通道，通道执行通道程序。在整个传输过程中，数据传输结束时，需要中断来处理。

2. DMA

DMA方式传送周期：采用DMA方式，每传送一个数据的操作是主存起始地址送总线、数据送I/O设备(或主存)、修改主存地址、修改字计数器，这正好占一个存取周期。
在DMA传送方式中，由外部设备向DMA控制器发出DMA请求信号，然后由DMA控制器向CPU发出总线请求信号。

传送方法有：周期挪用法 和 停止CPU访存法
周期挪用并不减慢CPU的操作，但可能需要复杂的时序电路，而且数据传送过程是不连续的和不规则的，是一种单字传送方式。在这种方法中，每当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个或几个主存周期，而DMA不请求时，CPU仍继续访问主存。

3. 中断

外部中断一般是指由计算机外设发出的中断请求，如:键盘中断、打印机中断、定时器中断等。外部中断是可以屏蔽的中断，也就是说，利用中断控制器可以屏蔽这些外部设备的中断请求。
内部中断是指因硬件出错(如突然掉电、奇偶校验错等)、运算出错(除数为零、运算溢出、单步中断等)、无效操作码、DMA操作结束等所引起的中断。内部中断是不可屏蔽的中断。

每个中断源都有对应的处理程序，即中断服务程序，其入口地址称为中断向量。
中断向量所在的主存地址称为中断向量地址。

中断允许触发器:开中断、关中断。
中断屏蔽寄存器:中断屏蔽。
中断请求寄存器:提出中断请求。
中断向量寄存器:保存中断服务程序入口地址。

7.2 基础题

1. ( )是CPU与I/O设备之间的接口，它接收从CPU发来的命令，并去控制I/O设备工作，以使处理器从繁杂的设备控制事务中解脱出来。
   A．DAM控制器
   B．设备控制器
   C．中断控制器
   D．I/O端口
   正确答案：B
   解题过程：
   设备控制器是计算机中的一个实体，其主要职责是控制一个或多个I/O设备，以实现I/O设备和计算机之间的数据交换。它是CPU与I/O设备之间的接口，它接收从CPU发来的命令，并去控制I/O设备工作，以使处理器从繁杂的设备控制事务中解脱出来。

2. I/O接口中数据缓冲器的作用是( )。
   A．用来暂存I/O设备和CPU之间传送的数据
   B．用来暂存I/O设备的状态
   C．用来暂存CPU发出的命令
   D．以上全部都是
   正确答案：A
   解题过程：
   I/O接口中:
   有用于存放输入/输出数据的数据缓冲器，也称为数据端口。
   有用于记录设备或接口状态的状态寄存器，也称为状态端口。
   有用于存放控制信息的命令(控制)寄存器，也称为命令(控制)端口。

3. 下列设备中，全部都是成块传送设备的是( )。
   A．键盘、鼠标、针式打印机
   B．键盘、光盘、鼠标
   C．针式打印机、扫描仪、磁盘
   D．光盘、扫描仪、磁盘
   正确答案：D
   解题过程：
   像键盘、鼠标、针式打印机等设备每次按单个数据为单位进行交换，属于字符型设备。
   磁盘、光盘、扫描仪等设备一旦被启动后，每次都会交换一块数据，因此属于成块传送设备，故本题选D。

4. 在中断处理过程中，完全由硬件自动执行的步骤是( )。
   A．保存中断点
   B．识别中断点
   C．保存被中断服务程序破坏的通用寄存器中的内容
   D．返回中断点
   正确答案：A

5. I/O设备提出中断请求的条件是( )。
   A．一个CPU周期结束
   B．I/O设备工作完成和系统允许
   C．CPU开放中断系统
   D．总线空闲
   正确答案：B
   解题过程：
   I/O设备向CPU提出中断请求的条件是:I/O接口中的设备工作完成状态为1(D=1)，中断屏蔽码为0(MASK=0)，且CPU查询中断时，中断请求触发器状态为1(INTR=1)。
   简单来总结这些状态的意义，就是I/O设备工作完成并且系统允许，故本题选B。

6. DMA方式的并行性是指( )。
   A．多个I/O设备可同时并行地通过DMA控制器进行数据传送
   B．I/O设备和主存并行工作
   C．CPU和主存并行工作
   D．CPU和DMA控制器并行工作
   正确答案：D
   解题过程：
   DMA能直接对存储器进行存取，是一种快速传送数据的机制。DMA技术的重要性在于:利用它进行数据存取时不需要CPU进行干预，即可以实现CPU和DMA控制器并行工作，从而提高系统执行应用程序的效率。

7. 下列选项中，能引起外部中断请求的事件是( )。
   A．鼠标输入
   B．除数为0
   C．浮点运算下溢
   D．访存缺页
   正确答案：A
   解题过程：4个选项中，只有A是能引起外部中断请求的事件，其他选项都是属于引起内部中断请求的事件。

8. 对输入输出系统产生决定性影响的是哪些基本要求?( )。
   Ⅰ.异步性 Ⅱ.同步性 Ⅲ.分时性
   Ⅳ.实时性 Ⅴ.设备相关性 Ⅵ.设备无关性
   A．Ⅱ、Ⅲ、Ⅴ
   B．Ⅰ、Ⅳ、Ⅵ
   C．Ⅱ、Ⅳ、Ⅵ
   D．Ⅰ、Ⅲ、Ⅴ
   正确答案：B
   解题过程：
   输入输出系统的特点集中反映在异步性、实时性和设备无关性这3项基本要求，它们对输入输出系统的组织产生决定性的影响。

9. I/O接口的主要功能有( )。
   Ⅰ.数据缓冲 Ⅱ.数据格式变换
   Ⅲ.中断处理 Ⅳ.CPU与I/O设备之间的通信控制
   A．Ⅰ、Ⅱ、Ⅳ
   B．Ⅰ、Ⅲ、Ⅳ
   C．Ⅱ、Ⅲ、Ⅳ
   D．Ⅱ、Ⅲ
   正确答案：B

10. 以下4个步骤在通道工作过程中的正确顺序是( )。
    Ⅰ.组织I/O操作 Ⅱ.向CPU发出中断请求
    Ⅲ.编制通道程序 Ⅳ.启动I/O通道
    A．Ⅰ→Ⅱ→Ⅲ→Ⅳ
    B．Ⅱ→Ⅲ→Ⅰ→Ⅳ
    C．Ⅳ→Ⅲ→Ⅱ→Ⅰ
    D．Ⅲ→Ⅳ→Ⅰ→Ⅱ
    正确答案：D
    解题过程：
    1)用户程序中使用访管指令进入操作系统管理程序，由CPU通过管理程序组织一个通道程序，并使用I/O指令启动通道(此后CPU就可以并行运行应用程序了)。
    2)通道并行执行CPU为它组织的通道程序，完成指定的数据输入输出工作。
    3)通道程序结束后向CPU发出中断请求。CPU响应这个中断请求后，第二次调用管理程序对中断请求进行处理。
    综上所述，本题选D。

11. 主机与外设传送数据时，采用( )对CPU打扰最小。
    A．程序中断控制传送
    B．DMA控制传送
    C．程序直接控制传送
    D．通道控制传送
    正确答案：D
    解题过程：
    通道是一种比DMA更高级的I/O控制部件，具有更强的独立处理数据的输入/输出功能，能同时控制多台同类型或不同类型的设备。它建立在一定的硬件基础上，利用通道程序实现对I/O的控制，更多地避免了CPU的介入，使系统的并行性能更高。

7.3 拔高题

1. 下列操作中，不属于“中断隐指令”所完成的是( )。
   Ⅰ.关中断 Ⅱ.开中断 Ⅲ.保护现场
   Ⅳ.保存断点 Ⅴ.将中断服务程序首地址送PC
   A．Ⅰ、Ⅱ
   B．Ⅱ、Ⅲ、Ⅴ
   C．Ⅱ、Ⅲ
   D．Ⅲ、Ⅴ
   正确答案：C

2. 某计算机系统中，假定硬盘以中断方式与处理器进行数据输入/输出，以16位为传输单位，传输率为50KB/s，每次传输的开销(包括中断)为100个CPU时钟，处理器的主频为50MHz，请问硬盘数据传送时占处理器时间的比例是( )。
   A．10%
   B．56.8%
   C．5%
   D．50%
   正确答案：C
   解题过程：
   由于处理器的主频为50MHz，
   则CPU时钟周期=1/(50×106/s)=2×10-8s=20ns。
   因此，每次进行硬盘数据传送(16位)时，CPU所花的时间=100×20ns=2 000ns。
   而硬盘传输16位数据的总时间=16bit/(50KB/s)=2B/(50×103B/s)=0.000 04s=40 000ns。
   所以，硬盘数据传送占处理器时间的比例=2000ns/40000ns=0.05=5%。

3. 设一个磁盘盘面共有200个磁道，盘面总存储容量60MB，磁盘旋转一周的时间为25ms，每磁道有8个扇区，各扇区之间有一间隙，磁头通过每个间隙需1.25ms。则磁盘通道所需最大传输率是( )。
   A．10MB/s
   B．60MB/s
   C．83.3MB/s
   D．20MB/s
   正确答案：D
   解题过程：
   每个磁道的容量=60MB/200=0.3MB，
   读一个磁道数据的时间等于磁盘旋转一周的时间减去经过扇区之间的间隙的时间(每磁道有8个间隙)，
   即读一个磁道数据的时间=25ms - 1.25ms×8=15ms，
   磁盘的数据传输率=0.3MB/15ms=0.3MB/0.015s=20MB/s。

4. 下列有关程序中断I/O方式的叙述中，错误的是( )。
   A．程序中断I/O方式使CPU和外设能够并行工作
   B．中断I/O方式下，外设和CPU直接交换数据
   C．中断I/O方式下，CPU会有额外的开销用于断点、现场的保护和恢复等
   D．中断I/O方式适用像磁盘一类的高速设备
   正确答案：D

5. 下列关于DMA的叙述中，正确的是( )。
   A．DMA方式下，在主存和外设之间有一条物理通路直接相连
   B．DMA方式下，CPU没有开销
   C．CPU对DMA请求和中断请求的最长响应时间是相等的
   D．周期挪用方式下，DMA控制器窃取的是主存的存储周期
   正确答案：D

6. 假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为( )。
   A．245Mbit/s
   B．979Mbit/s
   C．1958Mbit/s
   D．7834Mbit/s
   正确答案：D

7. 假设计算机系统中软盘以中断方式与CPU进行数据交换，主频为50MHz，传输单位为16位，软盘的数据传输率为50kB/s。若每次数据传输的开销(包括中断响应和中断处理)为100个时钟周期，则软盘工作时CPU用于软盘数据传输的时间占整个CPU时间的百分比( )。
   A．0%
   B．5%
   C．1.5%
   D．15%
   正确答案：B

8. 对于磁盘来说，扇区的编号方式直接影响磁盘数据的读写时间。若磁头转过一个扇区的时间为t，磁盘读取一个扇区的时间为1.5t，那么下列磁盘编号方式中，具有最好性能的编号方式是( )。
   A．
   B．
   C．
   D．
   正确答案：C

9. 假设有一个磁盘，每面有200个磁道，盘面总存储容量为1.6MB(为计算方便起见，设1M=106)，磁盘旋转一周时间为25ms，每道有4个数据区，每两个数据区之间有一个间隙，磁盘通过每个间隙需1.25ms。那么从磁盘上读取数据时的最大数据传输率是( )。
   A．0.2MB/s
   B．0.4MB/s
   C．1.0MB/s
   D．2.5MB/s
   正确答案：B
   解题过程：
   磁道容量为1.6×106/200=8 000B，数据区容量为8 000/4=2 000B，转过数据区的时间为(25-1.25×4)/4=5ms，故磁盘最大数据传输率为2 000B/5ms=0.4MB/s，故本题选B。

10. 在主机与外设的信息传送中，( )不是一种程序控制方式。
    A．直接程序控制
    B．程序中断
    C．直接存储器存储(DMA)
    D．通道控制
    正确答案：C
    解题过程：
    只有DMA方式是靠硬件电路实现的，其他三种方式都是需要程序的干预。直接程序控制和程序中断很明显就是程序控制方式。此外，通道控制也是通过执行CPU为它组织的通道程序，完成指定的数据输入输出工作。