vivado HLS在不同位置添加pipeline对延时的影响

最新推荐文章于 2024-05-04 23:55:56 发布
原创 最新推荐文章于 2024-05-04 23:55:56 发布 · 948 阅读 · 6 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文通过实验对比了在Vivado HLS中对for循环添加Pipeline Directive的不同位置对性能的影响。发现将Pipeline添加在整个循环体外部比内部能带来更好的性能提升。

        硬件加速最主要的效果就体现在对循环体的并行化处理，在vivado HLS中对for循环添加Directive时如果位置没选好的话，

对性能的影响还是非常大的。以下试验针对在for循环两种不同位置添加pipeline然后C综合后的结果进行对比，对比发现第一

种方法比第二种快约2*10的三次方倍。第二种方法比不加pipeline快约2*10的三次方倍。

结论：有pipeline比没pipeline好，在整个循环体外加pipeline比在循环体内加效果更好

 

方法1.延时最小的添加方法

C综合结果显示：

方法2.延时稍大的

C综合结果显示：

方法3.不加pipeline

C综合结果显示：

 

Vivado HLS（zynq TRD）源码分析
TiH2S
10-22 3819
源码是官方的2014.4 TRD工程里的，整个工程是基于zc702板子的，但手里只有块小zybo >_< 里面的硬件设计很有参考价值，最近想用FPGA加速surf算法，先在这分析下TRD工程里sobel edge detection的例程。
Vivado HLS 四：基本概念
weixin_50988214的博客
03-29 2792
Vivado HLS 三：基本概念一 感谢FPGA那点事儿公众号，提供了很多入门知识！ 本文参考自:https://mp.weixin.qq.com/s/Mfvp0EcN7DP0rePdxvwn0Q HLS的基本概念： 1、HLS支持C，C++和systemC作为输入，通过综合输出为verilog和vhdl。综合时，可以添加directive约束脚本，来控制综合结果。 2、HLS对标准C基本支持，下列情况不支持： 1）系统调用system calls：printf , time() , .
HLS优化设计(一)
风间琉璃的博客
11-08 4995
HLS设计优化。
vivado HLS硬件化指令（三）HLS增大运算吞吐量的硬件优化
祥瑞的技术博客
08-14 2万+
背景：为了更少的时延，我们需要增大吞吐量和流率，因此需要用到下面的优化指令。 目的：熟悉UG902文档中HLS关于增大吞吐量和流率的优化指令。 目录 1. Task Pipeline 1.1 Rewinding pipelined loops 1.2 Flushing Pipeline 1.3 Automatic loop pipeline 2 Partition Array to ...
vivado HLS 优化总结以及相关流程
春江花月夜
05-27 6123
HLS优化一、for 循环优化之pipeline二、for 循环优化之unroll三、for 循环优化之merge四、for 循环优化之数据流DataFlow五、for 循环优化之嵌套循环优化六、数组优化 - - 数组分割七、函数层面优化InlineAllocationDataflow八、总结分析改善吞吐率（ Throughput ）改善时延（ Latency）改善资源（ Area） 一、for 循环优化之pipeline 二、for 循环优化之unroll 在默认情况下 for 循环是折叠的（rolle
“#pragma HLS pipeline”语句的含义
qq_62199813的博客
06-12 551
在高层次综合（HLS）中，`#pragma HLS pipeline`是一种指令或者编译器指令，用于告诉 HLS 工具通过流水线的方式来实现计算。该指令会将一个循环、函数或其他可迭代的代码块拆分成多个阶段，并将数据从一个阶段传递到下一个阶段。但同时需要注意，当使用该指令时可能会增加资源消耗，因为每个流水线阶段都需要占用一定的硬件资源。需要注意的是，该指令不保证总体的正确性和功能性，因此需要开发人员自己保证程序的正确性。
Vitis HLS 学习笔记--循环（流水线基本用法）
hi94的博客
05-04 1664
本文介绍了使用pipeline进行硬件优化的基本方法，并通过示例展示了不同优化方式的性能影响。针对累加计算函数，我们通过内外层循环的pipeline优化和数组访问优化，显著提高了时序性能，从405个周期降至3个周期。这些优化方法可有效应用于其他硬件设计中，提高性能和效率。
基于Vivado HLS的CLAHE算法FPGA实现：实时处理400x400分辨率视频流
最新发布
04-25
内容概要：本文详细介绍了如何利用Xilinx的Vivado HLS工具在FPGA上实现限制对比度的自适应直方图均衡(CLAHE)算法，以实现实时处理400x400分辨率的视频流。文中涵盖了整体实现方案、关键代码片段解析、硬件平台验证...
Vivado-hls使用实例
weixin_42905573的博客
04-19 3199
Vivado-hls使用实例【引言】本系列教程演示如何使用xilinx的HLS工具进行算法的硬件加速。分为三个部分，分别为HLS端IP设计，vivado硬件环境搭建，SDK端软件控制。在...
FPGA硬件加速学习 vivado hls --------------- 002
qq_674462612的博客
06-05 3746
参考如下链接： https://github.com/xupsh/pp4fpgas-cn 简介 需要充分理解 内存层级和带宽、空间局部性与时间局部性、并行结构和计算与存储之间的取舍和平衡。 可参考UCSD的 CSE 237C 总体来说，HLS可以自动完成以下曾经需要手动完成的工作： HLS自动分析并利用一个算法中潜在的并发性 HLS自动在需要的路径上插入寄存器，并自动选择最理想的时钟 HLS自动...
Vivado HLS在数字信号处理中的应用：进阶指南与技巧
本文旨在介绍Vivado HLS工具在数字信号处理领域的应用，详细探讨了其设计流程、性能优化以及关键算法的实现方法。通过分析Vivado HLS的设计输入、功能仿真、综合性能估计等方面，本文阐述了其在数字滤波器、快速...
Vivado使用技巧（22）：综合策略与设置的选择
热门推荐
FPGADesigner的博客
08-25 3万+
综合（Synthesis）是指将RTL设计转换为门级描述。Vivado开发套件中的综合工具是一款时序驱动型、专为内存使用率和性能优化的综合工具，支持System Verilog 2012、Verilog 2005、VHDL 2008、混合语言中的可综合子集，以及XDC设计约束文件（基于工业标准的SDC文件），此外还支持RTL属性来控制综合细节。 综合设置选项 在Flow Navigat...
Vivado HLS常用优化命令介绍
louvinci的博客
02-22 2919
HLS 简介 Xilinx Vivado HLS工具可以将用户使用C++编写的逻辑自动转化为硬件语言（如Verilog或VHDL语言）编写的RTL级硬件逻辑，目的是为了让软件工程师将算法快速部署在FPGA上。但是目前，使用者在没有硬件基础的情况下仍难通过该工具将算法高效地部署。此过程中，用于制导的pragma优化命令的使用对最终RTL代码生成影响很大，有关各种优...
HLS基础学习
alangaixiaoxiao的博客
11-29 3346
一、循环优化 Pipeline:流水线操作 iteration latency:每次循环迭代所需要的时钟周期数 2.Unroll:循环展开 每一个循环都时分复用同一个电路，循环展开相当于把该电路进行逻辑复制 二、数组分割 dim=1,表示该数组是一维数组； ...
Vivado HLS #pragma 学习笔记（一）
qq_42376352的博客
12-10 4338
资源类型 #pragma HLS RESOURCE variable=<temp> core=<Xilinx core> //temp:变量名 Xilinx core :类型 #pragma HLS RESOURCE variable=temp core=AddSub_DSP //指定计算的资源类型 #pragma HLS RESOURCE variable=InitPara core=RAM_2P_...
Vivado-hls使用实例－详细教程
jingjiankai5228的博客
05-29 6479
【引言】 本系列教程演示如何使用xilinx的HLS工具进行算法的硬件加速。 分为三个部分，分别为HLS端IP设计，vivado硬件环境搭建，SDK端软件控制。 在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的axi控制端口，进行数据的传输和模块的控...
Vivado HLS 程序优化（基础实例）（高级综合）（FPGA）
星智云图工作室（StarImagine Studio）
04-22 8788
 前言（本文基于赛灵思官方HLS文档UG871中的7.1节）：          在使用高层次综合，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。          Vivado HLS拥有自动优化的功能，试图最小化loop和function的latency，为了实现这一点，软件会在loop和function上并行执行尽可能多的操作（比如说，在function级别上，高级综合总是试图...
vivado HLS硬件化指令（二）HLS针对数组的硬件优化
祥瑞的技术博客
08-07 1万+
背景：循环结构是c语言中经常出现的内容。HLS会对数组作出具体的优化。 目的：目的，搞懂HLS对数组的操作。 UG902 v2016.4 P326：HLS用户指南中数组的内容 CH.3 HLS coding styles：Arrays 目录 1. 数组 1.1 c仿真中的数组 1.2 数组的实现 1.3 可能出现的问题 2. 数组的接入与性能 3. FIFO接入 4. 数组的...
vivado HLS从实例看优化
wd1603926823的专栏
08-31 1万+
虽然看完了ug902关于vivado HLS优化的内容，但有点囫囵吞枣，所以想从实例去探索如何应用优化指令来达到最大的性能！ 一、第一个实例 #ifndef _XIANGANWO3_H_ #define _XIANGANWO3_H_ #include "hls_video.h" // maximum image size #define MAX_WIDTH 1936 #define MA...
vivado HLS配置优化选项详细介绍
03-15
### Vivado HLS 配置优化选项的详细介绍 Vivado HLS 提供了一系列强大的优化选项，用于提升硬件设计性能、资源利用率以及功耗表现。这些优化选项可以通过图形界面或脚本文件进行设置，并直接影响最终生成的 RTL 代码的质量。 #### 1. **Pipeline Optimization** 管道化 (Pipelining) 是一种常见的优化技术，旨在提高数据吞吐量并减少延迟。通过启用 Pipeline 优化，可以在关键路径上插入寄存器以分割组合逻辑链路。这可以显著降低时钟周期时间，从而允许更高的工作频率[^1]。 ```cpp #pragma HLS PIPELINE II=1 ``` 上述代码片段展示了如何利用 `#pragma` 指令在 C/C++ 中定义流水线操作，其中参数 `II=1` 表示初始化间隔为 1，意味着每个时钟周期都可以启动一个新的计算实例。 #### 2. **Unrolling Loops** 循环展开是一种重要的优化策略，能够消除迭代之间的依赖关系，进而加速执行速度。完全展开会复制整个循环体到目标硬件结构中；部分展开则仅重复若干次循环体。这种方法虽然可能增加资源消耗，但通常能带来更短的关键路径长度和更快的数据处理能力。 ```cpp #pragma HLS UNROLL factor=4 for(int i =0; i< N;i++) { sum += array[i]; } ``` 在此例子中，指定因子为 4 的部分展开将使每次迭代共享四分之一原始所需的资源数量。 #### 3. **Resource Sharing** 资源共享是指多个功能相同的模块共用同一组物理资源的技术手段。此方法有助于减少整体 FPGA 资源占用率，特别适合那些频繁调用相同运算单元的应用场景。然而需要注意的是，过度追求高程度的资源共享可能会引入额外延时或者复杂度较高的调度机制[^2]。 ```cpp #pragma HLS RESOURCE variable=sum core=Fadd_32 ``` 这段代码指示编译工具尝试分配加法器作为变量 'sum' 的核心组件形式。 #### 4. **Dataflow Optimization** 当存在多级独立任务序列时，采用 Dataflow 技术可以让各级之间保持持续通信而无需等待前一级完成全部输入后再传递给下一级。这种方式非常适合流式应用场合下的效率改进需求。 ```cpp void stage1(...); void stage2(...); #pragma HLS DATAFLOW stage1(output_for_stage2); stage2(input_from_stage1, final_output); ``` 以上展示了一个简单的两级 pipeline 结构，两个阶段分别负责不同的子任务并通过 dataflow 连接起来运作。 --- ###
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值