Verilog 代码风格

本文介绍了Verilog(硬件描述语言)的代码规范,适用于FPGA开发。内容涵盖通用代码结构,如头文件和命名规则,以及逻辑结构,包括避免latch综合和有限状态机的设计原则。强调了良好的代码风格对于可读性和可维护性的重要性。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

前言

verilog (硬件描述语言)是FPGA主要开发语言。良好的代码规范是与人合作、交流等必备的前提。博主阅读相关文献整理一份基础的verilog代码规范(暂时仅限可综合部分,不包含仿真)。

一、通用代码结构

1.1 头文件

设计verilog的第一步就是文件头,其中包含作者、创建日期、摘要以及详细介绍修改历史记录与日期和作者一起做了哪些更改以及版权标题,位于每个文件标题的顶部,头文件格式实例:

//
//Company: 
//Engineer: DaMi
//Create Date: 11:14 09/22/2019
//Design Name:
//Module Name: AD9226
//Project Name: DFBDriverV2.0
//Target Devices: XC6LX9-TQG144
//Tool versions: ISE14.6
//Description: 
//			1 . this file is ADC AD9226 interface;
//Dependencies:
//
//Revision:
//		Revision 0.01 – File Created
//Additional Comments: 
// (C)COPYRIGHT 2020 xxxxx. ALL RIGHT RESERVED
///
///

1.2 命名规则

对于命名一般做的见名知意,文字较长可以使用相应的缩写。不同的地方命名还有些许差别。

  • 文件命名

    • 针对文件命名时,将后缀添加到文件名中,标识该模块的结构。文件命名示如下。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值