FPGA基本实验（Xilinx Vivado）

已于 2022-06-02 17:00:09 修改
阅读量2.5k 收藏 2
点赞数
分类专栏： HDL-实验 文章标签： fpga开发
于 2022-06-01 21:43:39 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/DUWT_LAB/article/details/125090936
版权
该教程涵盖从基础到进阶的FPGA实验，包括项目创建、编译与下载，使用VIO调试工具，组合逻辑（译码器）验证，计数器波形仿真与ILA逻辑分析仪的应用，多周期时序逻辑设计，以及移位寄存器和DDS的实践。通过这些实验，学习者将深入理解FPGA设计与调试技巧。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

实验1：项目创建、编译和下载

本阶段，结合开发板配套资料，请掌握以下技能

  • 创建Vivado工程，正确选择芯片信号
  • 查阅电路板的原理图，找到一个连接在 FPGA IO上的LED
  • 学习使用Vivado的 VIO调试工具，这是一个虚拟的拨码开关，非常有用
  • 首先使用基于Verilog代码的流程，例化VIO对象，设定VIO为1比特输出，连接VIO的输出到LED
  • 编写管脚位置约束文件，让VIO的输出到LED上。
  • 编译下载电路，在VIO调试工具中设定数值，观察LED的发光变化
  • 做完以上流程后，可以在IPI （IP Integrator ）中，以Block拼图的方式，例化VIO模块，再做一遍上述功能。当基于标准总线AXI-MM，AXI-Streaming设计FPGA电路时，IPI工具非常有用。

实验2：FPGA译码器组合逻辑

  • 本阶段主要是把 “Verilog新手上路” 教程中的组合逻辑用硬件验证一下
  • 用VIO替代拨码开关，控制LED的状态

实验3：计数器波形仿真和signalTap

  • 本实验要点1：用硬件测试一下时序逻辑计数器
  • 本实验要点2：学会使用片上逻辑分析仪 ILA，该模块非常重要，是不可或缺的调试手段。
  • 首先用代码例化的方式调用ILA，这是传统方法，较为繁琐。
  • 然后使用IPI的Block方式，例化 计数器
最低0.47元/天 解锁文章
FPGA 15 ，Xilinx Vivado 的基本使用，使用 Vivado 点亮LED灯，具体实现（使用赛灵思 Vivado编写 Verilog 代码）
weixin_65793170的博客
12-02 811
⭐我们都知道 Xilinx Vivado 是一款强大的 FPGA 集成开发环境，支持从设计输入、综合、实现到仿真的全流程。它兼容 Verilog 和 VHDL 等硬件描述语言，具备高层次综合功能，能有效提升复杂数字系统的设计效率和性能优化。这里来分享记录，Vivado 的主要功能，并提供一些基本的操作指南，帮助我们开始使用 Vivado 进行 FPGA 设计。
FPGA入门实验
situheyu的博客
11-19 3761
实验一 用1个拨码开关控制所有的LED灯亮灭画原理图： 定义管脚： 结果图： 实验二 **1、放置2个2-4译码器模块，则总共有2组SW，每组2个，2组LED，每组4个，每组SW分别控制其对应的LED组。 •2、参照代码，设计一个3-8译码器，完成类似的拨码开关实验。注意代码中的信号宽度设定。 •3、自行查阅手册中的7段译码器管脚对应关系，用4个拨码开关控制一个7段译码器的数字
[米联客-XILINX-H3_CZ08_7100] FPGA_SDK入门篇连载-03SOC 调试技巧入门
最新发布
米联客(milianke)
09-23 1178
ZYNQ SOC的优势在于将软件和硬件结合开发。使用 ZYNQ 需要掌握软件和硬件开发的调试技巧，这样才能 同时分析软件及硬件的运行情况，便于分析解决问题。本课通过一个简单的实验讲解使用 VIVADO 和SDK进行联合调试。在这个实验中，添加了一个用户自定义的IP CORE，使用VIO CORE观察其数据，并通过ILA CORE观察 AXI 总线的通信时序，以及GPIO的输出。
FPGA实验一——项目创建、编译和下载
sinat_28930811的博客
11-26 756
实验一 用1个拨码开关控制所有的LED灯亮灭实验要求：用一个拨码开关控制所有LED灯亮灭BDF原理图 管脚配置图 RTL结构视图 效果展示图
FPGA电路开发入门实验
m0_54963930的博客
07-11 852
FPGA 电路开发入门实验 实验一、FPGA项目创建、编译和下载 新建一个BDF文件，可以直接添加元件，对应引脚连接，指派引脚，编译，下载即可 学生实验：用1个拨码开关控制所有的LED灯亮灭 一个input连接剩下的所有led输出端口即可控制所有灯的亮灭 实验二、FPGA译码器组合逻辑 仿照本实验，请完成以下任务 • 1、放置2个2-4译码器模块，则总共有2组SW，每组2个，2组LED，每组4个，每组SW分别控制其对应的LED组。 • 2、参照代码，设计一个3-8译码器，完成类似的拨码开关实验。注意
FPGA实验 - 流水灯测试
Cherish1ove的博客
12-13 2117
流水灯设计 硬件电路 由原理图可见，LED高电平有效。 引脚图 设计要求 4颗LED依次点亮1s，对于50MHz的系统时钟，一个时钟周期是20ns，则1s则需要50,000,000个时钟周期。 如果用计数器累加1次表示一个时钟周期，那么50,000,000个时钟周期需要计数49,999,999（从0开始计数）。 程序设计 设计思想：有上面的设计要求可知，1s的时间要计数49,999,999，2s计数99,999,999，3s计数149,999,999，4s计数199,999,999，依次循环。
我的第一个FPGA实验
sunwill_chen的专栏
05-22 1614
经过几天痛苦的FPGA学习过程，终于能在开发板上跑我的第一个简单到不能再简单的FPGA程序 ———二选一多路器。以下是我的详细实验描述。 实验目的：使用三个按钮组成二选一多路器的三个输入信号控制一个LED输出（亮或不亮） 实验平台：装有Quartus II的PC机、Cyclone III EP3C25F324C6开发板 实验步骤： 1. 打开Quartus II，创建一个新的工程。 2. 将工作目
FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程
06-21
FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.youkuaiyun.com/qq_46621272/article/details/125337119 文章有该代码详细说明 ...
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程
06-17
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.youkuaiyun.com/qq_46621272/article/details/125334644 文章有该代码详细说明 ...
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 高级应用
06-21
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 高级应用，FIR 低通滤波+重采样，FIR 高阶系数，FIR+FIFO https://blog.youkuaiyun.com/qq_46621272/article/details/125385375 文章有该代码详细说明 ...
FPGA开发板上的小实验（适合新手）
05-16
该文件包含了很多代码，例如：FPGA驱动数码管、vag、SRAM模块
FPGA实验报告
08-03
可编程逻辑实验报告，包括led灯循环，加减法器、序列检测器等
Vivado设计流程实验报告1
08-03
1、实验目的 2、实验要求 1、实验结论 2、讨论 1、通过编写 HDL 文件的方式创建 Vivado 设计 3、写出测试激励，在测试激励中进行仿真 4、综合、
Vivado使用入门(数字电路实验)
05-25
介绍了vivado编程基础~
FPGA实验一
daijingxin的博客
09-17 2729
实验一：4-16译码器 内容：用两片74138芯片拼成4-16译码器。 为了达到四位二进制输入的目的，将两片74138芯片进行级联，并添加IN_D引脚，具体原理图如下： 最终产生的波形图如下： 实验二：十二进制计数器 74161芯片的真值表与时序图如上图所示。 从时序图中可以看出，单片74161芯片最多能进行16进制计数，当输出为1100原理图如下： 波形图： ...
FPGA应用实验设计（一）
北辰-尘
07-23 3083
设计使用VHDL语言和FPGA进行组合逻辑电路，通过Quartus实现编程及电路仿真，涉及四舍五入判别电路，三开关控制电路，四选一选择器设计及3线-8线译码器设计。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值