实验：FPGA开发中的存储器设计

概述：
在FPGA（现场可编程门阵列）开发中，存储器设计是一个重要的主题。存储器在数字系统中扮演着关键的角色，用于存储数据、指令和其他信息。本实验将介绍FPGA开发中常见的存储器设计技术，并提供相应的源代码示例。

1. 单端口RAM（Random Access Memory）设计：
   单端口RAM是最简单的存储器设计之一，它可以用于存储和读取数据。下面是一个基于Verilog HDL的单端口RAM的示例代码：

module SinglePortRAM(
  input wire clk,        // 时钟信号
  input wire [7:0] addr, // 地址信号
  input wire [7:0] data, // 数据信号
  input wire write_en,   // 写使能信号
  output wire [7:0] q     // 输出数据信号
);
  reg [7:0] mem [0:255];  // RAM数组

  always @(posedge clk) begin
    if (write_en) begin
      mem[addr] <= data;  // 写入数据
    end
    q <= mem[addr];       // 读取数据
  end
endmodule

在这个示例中，我们使用一个8位宽的地址信号和数据信号。时钟信号用于同步存储器操作。当写使能信号write_en为高电平时，数据被写入到指定地址addr中；否则，存储器从指定地址读取数