Vivado-DDS IP核配置

原创

已于 2023-08-23 21:22:16 修改 · 2k 阅读

21 ·

CC 4.0 BY-SA版权

文章标签：

#fpga

于 2023-08-23 21:20:18 首次发布

本文详细介绍了DDSCompilerIP核的配置过程，包括不同模式的选择、系统参数（如SFDR和频率分辨率）的设定，以及硬件参数（如相位宽度和输出宽度）的配置。还涵盖了频率计算方法和相位增量、偏移的编程性选项。

Detailed Implementation

DDS输出数据频率计算

想通过PG-141了解DDS Compiler IP核或者英语不好的朋友可以通过下面的链接进行学习，比机翻强无数倍👍

https://www.rstk.cn/news/1198370.html?action=onClick

DDS Compiler——直接数字合成器，DDS 由一个相位发生器和一个 SIN / COS 查找表组成，这两个功能可以单独使用也可以一起使用。

DDS Core Architecture

关于DDS Compiler的功能不过多赘述，可通过官方文档PG141进行了解，下面将对DDS Compiler的配置进行说明。

Configuration

Configuration界面

Configuration界面的Configuration Options可选择DDS Compiler的模式，有Phase Generator and SIN COS LUT模式、Phase Generator Only模式和SIN COS LUT Only模式。一般使用DDS Compiler作为测试信号生成器时选择Phase Generator and SIN COS LUT模式即可。

在System Requirements下的System Clock(MHz)中填写输入DDS Compiler aclk信号的系统时钟的频率；于Number of Channels中根据需求选择通道数(最多支持16个通道，通道是时分复用的)；在Mode Of Operation中一般选择Standard模式，Rasterized（光栅）模式可以减少相位噪声。

在Parameter Selection 选择DDS Compiler将使用System Parameters(系统参数-频域参数)还是Hardware Parameters(硬件参数-时域参数)；系统参数将可配置Spurious Free Dynamic Range (SFDR)、Frequency Resolution和Noise Shaping；硬件参数将可配置Noise Shaping、Phase Width和Output Width。通常选择S

最低0.47元/天解锁文章