中断配置：SCR.FIQ/SCR.IRQ的详细配置解析

最新推荐文章于 2024-06-30 15:21:39 发布
最新推荐文章于 2024-06-30 15:21:39 发布
阅读量270 收藏 2
点赞数 1
CC 4.0 BY-SA版权
文章标签： 嵌入式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/CodeSageX/article/details/132649086
嵌入式 专栏收录该内容
459 篇文章 ¥59.90 ¥99.00
订阅专栏
本文介绍了嵌入式系统中中断的重要性，特别是ARM处理器的SCR寄存器在FIQ和IRQ中断配置中的作用。通过源代码示例展示了如何启用FIQ和IRQ中断，强调了中断配置在实现实时响应中的关键角色。

中断配置：SCR.FIQ/SCR.IRQ的详细配置解析

嵌入式系统中，中断是一种重要的机制，用于处理异步事件和实现实时响应。在嵌入式系统中，ARM体系结构的处理器广泛应用，其中包括一些特殊寄存器，如SCR（System Control Register），它允许配置中断。SCR寄存器中的FIQ（Fast Interrupt Request）位和IRQ（Interrupt Request）位用于控制中断。本文将详细解析SCR.FIQ和SCR.IRQ的配置，并提供相应的源代码示例。

首先，我们来了解一下FIQ和IRQ的概念。在ARM体系结构中，FIQ和IRQ是两种不同的中断类型。FIQ中断是一种高优先级的中断，用于处理紧急事件，如实时控制和数据传输。IRQ中断是一种低优先级的中断，用于处理一般事件，如外部设备的输入输出。

以下是一个示例代码片段，演示了如何配置SCR.FIQ和SCR.IRQ位：

#include <stdint.h>
#include
了解本专栏 订阅专栏 解锁全文
中断配置：SCR.FIQ/SCR.IRQ的详解与示例
PixelPusher的博客
09-02 389
本文介绍了中断配置：SCR.FIQ/SCR.IRQ的详解与示例。然后详细说明了SCR寄存器中的FIQ和IRQ位的配置方法，并给出了相应的源代码示例。嵌入式系统中，中断是一种重要的机制，用于提高处理器的响应能力和系统的可靠性。本文将详细解释SCR.FIQ和SCR.IRQ的配置，并提供相应的源代码示例。上述中断处理程序首先将寄存器状态压入栈中，然后执行中断处理的逻辑，最后恢复寄存器状态并返回原来的执行位置。通过上述代码，我们将FIQ位设置为1，IRQ位清零，从而实现了FIQ中断使能，IRQ中断禁用的配置。
[ATF]-中断配置:SCR.FIQ/SCR.IRQ的配置详解
baron-周贺贺-代码改变世界ctw
10-21 3801
1、ARMV8 SCR.FIQ/SCR.IRQ的bit位定义 意思就是说，如果SCR.IRQ=0，IRQ中断不会target到EL3，如果SCR.IRQ=1，则IRQ将会被target到EL3 同样FIQ也是如此，如果SCR.FIQ=0，FIQ中断不会target到EL3，如果SCR.FIQ=1，则FIQ将会被target到EL3 2、SCR.FIQ/SCR.IRQ的配置 那么SCR.FIQ/SCR.IRQ是在哪里配置的呢? 因为SCR只有SCR_EL3寄存器，只能在EL3级别操作. 在linux+opt
fiq中断的c语言,韦东山一期视频学习笔记-中断
weixin_32296621的博客
05-22 797
CPU工作模式用户模式(usr)系统模式(sys)异常模式未定义模式(und)管理模式(svc)终止模式(abt)中断模式(irq)快速中断模式(fiq)系统模式和异常模式一起称为特权模式，可以随意切换，用户模式时无法切换模式。ARM状态下寄存器通用寄存器带有灰色三角的寄存器表示当前工作模式下专属的寄存器。R13寄存器用作sp栈，R14寄存器用作lr返回地址(保存发生异常时候运行到的地址，异常处理...
IRQ和FIQ有什么区别，在CPU里面是怎么做的
小灰灰的博客
07-31 2680
CPU 在处理中断时，根据不同的中断类型调用相应的中断服务例程，并在中断处理前后进行上下文切换和寄存器状态保存/加载。对于 IRQ 中断，CPU 通常会保存当前指令的位置（PC 寄存器）、状态寄存器（CPSR 寄存器）等，并将处理器模式切换为 IRQ 模式，然后执行 IRQ 中断服务例程。在完成中断处理后，CPU 会恢复保存的上下文，并继续之前的任务。复位：当 FIQ 发生时，ARM CPU 不会自动关闭 FIQ 中断，而在 IRQ 中断发生时，上一个 IRQ 中断被处理完后会自动重新开启 IRQ 中断。
SCB_SCR寄存器
喂他柠檬茶的博客
10-09 4329
设置SLEEPDEEP位 通过设置系统控制寄存器SCB_SCR第二位，作为进入待机模式的第一步。 SCB->SCR |= 1<<2; //使能SLEEPDEEP位 (SYS->CTRL)
帮我分析这个代码，是arm a52的cpu，32位： //----------------------------------------------------------------------------- // The confidential and proprietary information contained in this file may // only be used by a person authorised under and to the extent permitted // by a subsisting licensing agreement from ARM Limited or its affiliates. // // (C) COPYRIGHT 2014-2021 ARM Limited or its affiliates. // ALL RIGHTS RESERVED // // This entire notice must be reproduced on all copies of this file // and copies of this file may only be made by a person if such person is // permitted to do so under the terms of a subsisting license agreement // from ARM Limited or its affiliates. // // Release Information : Cortex-R52 Processor MP040-r1p4-00rel0 // //----------------------------------------------------------------------------- .include "shared/bootcode/boot_defs.hs" // Enable UAL syntax .syntax unified .section .text.vectors, "ax", %progbits .global vector_table .type vector_table, %function // Weakly import replacement handlers. This allows a test to redefine // handlers. If it doesn't, the default ones below will be used. .weak bootcode_other .weak undef_handler .weak svc_handler .weak pf_abort_handler .weak data_abort_handler .type data_abort_handler, %function .weak irq_handler .type irq_handler, %function .weak fiq_handler .type print, %function //------------------------------------------------------------------------------ // Vector table //------------------------------------------------------------------------------ vector_table: ldr pc, reset_handler_addr // Reset ldr pc, undef_handler_addr // Undef ldr pc, svc_handler_addr // SVC ldr pc, pf_abort_handler_addr // Prefetch abort ldr pc, data_abort_handler_addr // Data abort nop // Not used ldr pc, irq_handler_addr // IRQ ldr pc, fiq_handler_addr // FIQ //------------------------------------------------------------------------------ // Handler addresses //------------------------------------------------------------------------------ reset_handler_addr: .word def_reset_handler undef_handler_addr: .word def_undef_handler svc_handler_addr: .word def_svc_handler pf_abort_handler_addr: .word def_pf_abort_handler data_abort_handler_addr: .word def_data_abort_handler irq_handler_addr: .word def_irq_handler fiq_handler_addr: .word def_fiq_handler //---------------------------------------------------------------------------- // Handler strings //---------------------------------------------------------------------------- // The default handlers print an error message and terminate the simulation // by writing the EOT character to the tube. The error strings are defined // here. undef_exception_str: .asciz "undefined instruction\n" svc_exception_str: .asciz "SVC\n" pf_abort_exception_str: .asciz "prefetch abort\n" data_abort_exception_str: .asciz "data abort\n" irq_exception_str: .asciz "IRQ\n" fiq_exception_str: .asciz "FIQ\n" // Ensure 4-byte alignment for following code .balign 4 //------------------------------------------------------------------------------ // Default handlers // // The default handlers all contain one branch to a weakly-imported exception // handler label followed by default handler code. This allows tests to // define their own handlers, with fall-back default handlers if they do not. // // When a test defines a replacement handler, it must end with an excpetion // return instruction so that the default handler code is never executed. // // When a test does not define a replacement handler, the branch to the // weakly-imported symbol in the default handler is effectively a NOP and // the default handler code is therefore executed. // // The default handlers all print an "Unexpected exception" error message // and terminate the simulation by writing the EOT character to the tube. //------------------------------------------------------------------------------ def_reset_handler: b bootcode def_undef_handler: b undef_handler ldr r0, =undef_exception_str b unexpected_handler def_svc_handler: b svc_handler ldr r0, =svc_exception_str b unexpected_handler def_pf_abort_handler: b pf_abort_handler ldr r0, =pf_abort_exception_str b unexpected_handler def_data_abort_handler: b data_abort_handler ldr r0, =data_abort_exception_str b unexpected_handler def_irq_handler: b irq_handler ldr r0, =irq_exception_str b unexpected_handler def_fiq_handler: b fiq_handler ldr r0, =fiq_exception_str b unexpected_handler // Generic unexpected handler routine. This prints an error message and // terminates the simulation by writing the EOT character to the tube. // Expects r0 to contain a pointer to a string that is the name of the // exception. As this is a terminal routine, no registers are preserved. unexpected_handler: ldr r1, =TUBE_ADDRESS ldr r2, =unexpected_str // Message bl print mov r2, r0 bl print ldr r2, =fail_str bl print // Write EOT character to terminate the simulation mov r2, #0x4 strb r2, [r1] dsb wfi b . // Print a string to the tube // Expects: r1 -> tube // r2 -> message // Modifies r3 print: ldrb r3, [r2], #1 cmp r3, #0 strbne r3, [r1] bne print bx lr unexpected_str: .asciz "Unexpected exception: " fail_str: .asciz "** TEST FAILED **\n" .balign 4 .end
最新发布
06-25
例如：-IRQ中断向量位于`VBAR+0x18`-FIQ中断向量位于`VBAR+0x1C`**关键点**：如果VBAR设置错误（例如BootLoader未正确初始化），处理器将无法跳转到正确的中断处理程序[^2][^4]。###2.**中断处理流程**#####步骤1:...
ATF：givc3的中断初始化配置流程
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-12 677
前段时间不是在整gicv2吗？这个确实太老了。资料很少，但是gicv3的蛮多的，这里找到了一篇关于gicv3的中断的blog，我们一起来学习一下，相信通过前辈的文章一定有所收获，核心内存的内容链接我放在了文末。ATF在bl31中提供了以及GICv3相关的电源管理功能，由于电源管理功能与中断处理流程关联不大，在本文中不做详细分析。下图为bl31中，其中平台相关部分代码都以arm common plat为例，如主要实现了distributor、redistributor和cpu interface。
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】011 - arch\arm\cpu\armv8\start.S 汇编源码逐行详解
|~~~热爱生活、努力学习的小伙汁~~~|
06-30 1387
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】011 - arch\arm\cpu\armv8\start.S 汇编源码逐行详解
【置顶】ARMv8/ARMv9架构入门到精通-[目录]
baron-周贺贺-代码改变世界ctw
06-30 2万+
周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V
IRQ中断与FIQ中断的区别
weixin_45419708的博客
09-05 5296
在学习嵌入式的时候中断是我们必须要了解的东西。 首先我们要知道什么是中断，中断的概念（可看可不看，重要的是理解）是指半中间发生阻隔、停顿或故障而断开。其实中断也是异常的一种，只是是一种人为可控的异常。 IRQ与FIQ是ARM处理器的两种不同类型的中断模式： IRQ(Interrupt Request)：指中断模式。 FIQ(Fast Interrupt Request)：指快速中断模式。 两种中断模式的区别： 1、在速度方面:FIQ大于IRQ（FIQ所使用的寄存器数量大于IRQ） 2、优先级方
FIQ和IRQ比较
u012138828的专栏
09-20 1854
FIQ和IRQ是两种不同类型的中断，ARM为了支持这两种不同的中断，提供了对应的叫做FIQ和IRQ处理器模式（ARM有7种处理模式）。 一般的中断控制器里我们可以配置与控制器相连的某个中断输入是FIQ还是IRQ,所以一个中断是可以指定为FIQ或者IRQ的， 为了合理，要求系统更快响应，自身处理所耗时间也很短的中断设置为FIQ，否则就设置了IRQ。 如果该中断设置为了IRQ，那么当该中断产生的
为什么 FIQ 比 IRQ 的响应速度更快？
challenglistic的博客
12-14 1324
FIQ 比 IRQ 的响应速度更快的三个原因
STM32MP157A学习笔记
qq_40838776的博客
09-25 1819
1、寄存器 1.1 SCR寄存器： SystemInit()函数操作SCB->VTOR重定位中断向量表，在STM32MP157参考手册中未找到相关寄存器。通过百度得知，这个寄存器定义需要参考《ARM+Cortex-M3与Cortex-M4权威指南》。通过查找该手册在“”4.6章节系统控制块”找到该寄存器描述信息。7.9.3章节 向量表偏移寄存器（VTOR）在不同版本的Cortex-M3和Cortex-M4有些区别但寄存器地址都为0xE000ED0C。 2、启动文件 startup_stm32mp15x
SDIO接口（2）——SD卡寄存器
dkmknjk的博客
08-31 7377
SD卡的接口中定义了8个寄存器：OCR，CID，CSD，RCA，DSR，SCR，SSR，CSR。
mmc记录
yudelian的博客
07-14 1103
mmc
SD卡之寄存器介绍
linuxweiyh的博客
08-15 1万+
熟悉SD/MMC的相关寄存器对协议的理解有一定的辅助作用，所以这篇文章来介绍一下SD/MMC相关的寄存器有哪些。 1.SD卡内部架构 在熟悉SD/MMC相关寄存器之前，我们先来看看SD卡的内部架构是怎么样的，如下图所示： 2.SD/MMC相关寄存器的介绍 从上图中总结出：SD卡内部有7个寄存器。 一、OCR、CID、CSD和SCR寄存器保存卡的配置信息； 二、RCA
stm32芯片休眠模式_基于STM32单片机低功耗模式机制详细解析
weixin_32656511的博客
12-23 3487
本文主要解读STM32低功耗模式的机制，并不侧重STM32低功耗的程序实现，而且借助STM32固件库实现STM32低功耗会变的非常简单。一、STM32芯片性能使用芯片型号：stm32f030f4，CORTEX-M0.封装TSSOP20.运行模式：内部时钟(HSI)，系统时钟频率采用48MHZ。工作电压：3.3V芯片具体参数如下：二、芯片功耗功耗：芯片工作模式：工作模式：外设正常运行，内核CPU及S...
IRQ和FIQ中断的区别
热门推荐
michaelcao1980的专栏
02-20 4万+
FIQ和IRQ是两种不同类型的中断，ARM为了支持这两种不同的中断，提供了对应的叫做FIQ和IRQ处理器模式（ARM有7种处理模式）。 一般的中断控制器里我们可以配置与控制器相连的某个中断输入是FIQ还是IRQ,所以一个中断是可以指定为FIQ或者IRQ的，为了合理，要求系统更快响应，自身处理所耗时间也很短的中断设置为FIQ，否则就设置了IRQ。 如果该中断设置为了IRQ，那么当该中
嵌入式学习中的IRQ和FIQ：区别和编程实例
CodeWWWCode的博客
09-24 640
IRQ用于一般性的中断事件，而FIQ用于紧急且时间敏感的中断事件。IRQ具有标准的中断处理流程，而FIQ具有更低的延迟和更高的优先级。编程中，我们可以通过配置中断向量表和中断优先级，定义中断服务例程来处理IRQ和FIQ中断事件。处理器收到FIQ信号后，会立即保存当前的上下文状态，并转去处理FIQ中断服务例程（FIQ ISR）。在嵌入式系统开发中，IRQ（中断请求）和FIQ（快速中断请求）是两种常见的中断类型。在实际开发中，需要根据具体的硬件和软件平台，参考相关文档和编程手册来进行正确的中断处理配置和编程。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值