获取FPGA中的单元格: Vivado时序约束TCL命令-get_cells FPGA

使用Vivado TCL命令get_cells进行FPGA时序约束
最新推荐文章于 2025-04-25 15:46:46 发布
最新推荐文章于 2025-04-25 15:46:46 发布
阅读量966 收藏 2
点赞数 1
CC 4.0 BY-SA版权
文章标签： fpga开发 matlab
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/CodeNexus/article/details/132176581
Matlab 专栏收录该内容
233 篇文章 ¥59.90 ¥99.00
订阅专栏
本文介绍了如何在FPGA开发中利用Vivado的TCL命令get_cells来获取并进行时序约束。通过示例展示了如何获取输入端口和特定范围内的寄存器单元格，强调了该命令在FPGA设计中的重要性。

获取FPGA中的单元格: Vivado时序约束TCL命令-get_cells FPGA

在FPGA设计过程中，为了确保电路的正确性和可靠性，需要进行时序约束。Vivado是一种常用的FPGA开发工具，而TCL则是其用于命令行操作的脚本语言。Vivado中有一个TCL命令get_cells，它可以帮助我们获取FPGA中的特定单元格，以便我们可以对其进行时序约束。

TCL命令get_cells的语法如下：

get_cells [-regexp] [-hierarchical] [-boundary] [-of [nets | cells | pins | ports | interfaces | file]] [-filter <name>] [-nocase] [-ref_objs] [-flatten] [-include_empty_instances] [-exclude_ports] [-of_objects <list>] [-quiet] [-verbose] [-help]

其中，-of选项用于指定获取哪些类型的单元格。例如，如果想要获取所有的输入端口，可以使用如下命令：

get_cells -hierarchical -filter {NAME =~ *i_*}

上述命令中，-hierarchical选项表示获取层次结构中的单元格，-filter选项用于筛选匹配条件的单元格。这里使用了正则表达式匹配以名称中含有“i_”字符的单元格，即输入端口。

除了获取特定类型的单元格外，get_cells命令还支持获取某个指定范围内的单元格。例如，如果想获取所有位

了解本专栏 订阅专栏 解锁全文
（01）FPGA时序分析概念
m0_46498597的博客
03-19 1348
（01）FPGA时序分析概念 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）FPGA时序分析概念 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）什么是时序收敛？ 一个好的FPGA设计一定是包含两个层
（93）Vivado时序约束TCL命令-get_cells
m0_46498597的博客
04-12 1312
（93）Vivado时序约束TCL命令-get_cells 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）Vivado时序约束TCL命令-get_cells 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。
VivadoAndTcl: get_cells
bzh19940620的博客
01-03 1609
介绍了get_cells的用法
command: get_cell与get_attribute
m0_60158342的博客
03-22 2372
例3：get_cells -hier -filter”ref_name==AND2V1 && full_name=~*and*”例2：get_attribute [get_cells utop/cane/and] ref_name。例2：get_cells -hier -filter”full_name=~ *clk_gate*”例4：get_cells -hier -filter”is_memory_cell == true”查询utop/cane/and这个单元的ref_name。
每天学命令<get_cells>
Tao_ZT的博客
03-15 4542
get_cells[-hierarchical][-hscchar][-filterexpr][-leaf][-regexp]...
get_cells
weixin_30646315的博客
07-27 1034
get_cells The following table displays information for theget_cellsTcl command: Tcl Package and Version Belongs to::quartus::sdc 1.5 Syntax get_cells[-h | -help] [-l...
Vivado时序约束TCL命令-get_ports FPGA
CodeRoarX的博客
08-08 806
上述代码中，第一行命令可以获取所有类型为INOUT的端口信息，*表示获取所有输入输出端口。这些获取到的端口信息可以用于后续的时序约束编写。需要注意的是，在进行时序约束的编写时，除了获取端口信息外，还需要对端口进行一些设置，如设置时钟、数据延迟等。总之，get_ports命令是Vivado中非常实用的一个TCL命令，它可以帮助我们快速获取FPGA器件的端口信息，方便我们进行时序约束的编写。使用get_ports命令，我们可以获取到FPGA器件中所有的输入输出端口信息，包括名称、类型、电平约束等。
（92）Vivado时序约束TCL命令-get_pins
m0_46498597的博客
04-12 1394
（92）Vivado时序约束TCL命令-get_pins 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）Vivado时序约束TCL命令-get_pins 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）
（94）Vivado时序约束TCL命令-get_nets
m0_46498597的博客
04-12 949
（94）Vivado时序约束TCL命令-get_nets 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）Vivado时序约束TCL命令-get_nets 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）
PrimeTime基础命令：get_cells
KUORIDER的博客
09-22 9580
get_cells 描述 创建一个collection，包含了当前design中与当前instance有关的所有cells；可以把这个collection传递到其他变量或者命令中。 参数 -hierarchical 逐层搜索与当前instance相关的cells -filter expression 根据表达式对collection进行筛选；筛选基于expression的attributes -quiet 关闭没有匹配结果时的警告和错误信息；不会关闭语法警告 -regexp 利用正则表达式进行匹
TCL with SNPS llength&lappend&get_cells&get_ports
ciscomonkey的博客
08-15 1300
文章目录llengthlappendget_ports&report_portget_cells 本篇博客继续介绍SNPS相关的TCL编程 llength llength是llist的一个操作，属于通用的tcl语法 如下图所示，llength返回的是列表的元素数量，如下图所示： lappend lappend是在原来list里面新增列表，如下图所示，如果没有指定已经存在的列表的名字，tool会用第一个元素来创建list作为名字 get_ports&report_port 从当前的desi
get_cells，dbget对比
hepiaopiao_wemedia的博客
01-13 1405
get_cells：get module name, if design is flatten, insts name will be getted. get_cells -hierarchical：get module name and insts name dbget top.insts.name：get all insts name，dont get module name
IMPL2. get_cells/get_pins等获取对象常用命令解析
Gary的IC小站
08-08 3765
本文提纲 get_cells/get_pins命令作用 常用选项 获取netlist各类对象具备的属性命令 1.get_cells/get_pins命令作用 获取netlist中的cell/pin等对象 可穿越Hier层次； 可进行正则匹配； 可使用某些特定属性的选项； 2.常用选项 a. -hier可以穿越Hierarchical结构寻找Obj； b. -filter过滤匹配，通过该对象的属性进行过滤； ref_name/full_name/base_name "==" "!=" ..
ICC2中get_cells、get_flat_cells、get_pins、get_nets等命令的详细解释
qq_42038181的博客
12-08 5881
9.ICC2对cells的分类比较严格，对于非block内部的leaf cell，虽然其范围包括在get_cells -hierarchical里面，但直接get_cells -hierarchical 接cells的名字是无法获取的，可以通过get_flat_cells 接cells名字获取，或是get_cells -hierarchical -filter “full_name=~XXX”去获取。get_XXX与get_flat_XXX的区别具体是什么？
SDC命令详解：使用get_cells命令进行查询
前进，才知道自己的渺小
04-25 1688
get_cells命令用于创建一个单元对象集合，关于设计对象和集合的更详细介绍，可以参考下面的博客。Synopsys：设计对象本文针对Design Compiler，但该命令同样存在于PrimeTime、IC Compiler等工具中，它们大致相同，略有差别。
TCL中关于Cells的一些使用方法？
Reborn Lee
09-20 3823
cell的引脚是pin，我们上篇博文中的pins都是cell上的pins，也就是模块的引脚。 如果模块是顶层模块，那模块的引脚也称为管脚，叫做ports，具有具体的位置信息。
VC++、MFC中操作excel时，Worksheet中get_Cells()、get_Range()及get_UsedRange()函数的用法及区别是什么？
学无止尽，谨言慎行！
03-08 1430
获取整个工作表的所有单元格，无论它们是否包含数据。：获取工作表中指定的单元格范围，允许你精确控制要操作的区域。：获取工作表中实际包含数据的单元格范围，提高处理大型工作表的效率。在选择使用哪个方法时，应考虑你的具体需求，例如你需要访问的单元格范围大小、是否需要处理大量空白单元格，以及性能要求等。
fpga基础|如何在XDC文件中使用get_pins/ports/cells/nets/clocks查找指定的对象
demayiya的博客
04-15 4285
大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。我们在编写XDC约束文件时，需要将我们的约束命令和相应的对象联系起来，如果是刚入门fpga的新人经常会被一堆信号弄混了头，例如当初的我~ 因此我会在这篇文章中对常用的几个查找对象的命令进行说明介绍，便于新人理解如何查找到所需的对象。
DC学习（时序分析和命令）
buzhiquxiang的博客
03-14 9870
关于objects 1、分类 2、包括六类：Design、clock、port、net（模块与模块之间的互连线）、cell（例化的模块）、pin（cell里面的引脚） 3、design可以转换为cell 4、当objects名字相同时： 加在net上，5个单位的电容会覆盖原电容值；加在port上，5个单位电容与原电容值x并联，总电容值为（5+x）个单元 set_load 5 [get_net...
# 时钟约束 create_clock -period 4.0 -name clk [get_ports clk] # BRAM级联约束 set_property CASCADE_HEIGHT 4 [get_cells ram] set_property RAM_STYLE BLOCK [get_cells ram] # 地址路径时序约束 set_max_delay 3.0 -from [get_registers gate_index_reg] -to [get_cells ram*] set_max_delay 3.0 -from [get_registers point_index_reg] -to [get_cells ram*] # 关键路径约束 set_false_path -from [get_registers gate_index_reg] -to [get_registers out_gate_reg] set_false_path -from [get_registers point_index_reg] -to [get_registers out_point_reg] # 多周期路径约束 set_multicycle_path 2 -setup -from [get_cells ram*] -to [get_registers data_out_reg*] set_multicycle_path 1 -hold -from [get_cells ram*] -to [get_registers data_out_reg*]这些命令必须写吗？，vivado中显示common 17-53
最新发布
09-20
<think> 我们被要求回答关于XDC约束命令是否必须的问题，并解释Vivado中的common 17-53警告。 根据用户提供的约束命令，我们需要分析这些命令的必要性，并解释警告信息。 首先，我们分析每个约束命令的作用： 1. 时钟约束：create_clock -period 4.0 -name clk [get_ports clk] 这是必须的，因为没有时钟约束，Vivado无法进行时序分析。 2. BRAM级联约束： set_property CASCADE_HEIGHT 4 [get_cells ram] set_property RAM_STYLE BLOCK [get_cells ram] 这些约束用于指导Vivado如何实现BRAM。其中，CASCADE_HEIGHT是级联高度，RAM_STYLE指定使用块RAM。这些约束不是必须的，但有助于优化设计。 3. 地址路径时序约束： set_max_delay 3.0 -from [get_registers gate_index_reg] -to [get_cells ram*] set_max_delay 3.0 -from [get_registers point_index_reg] -to [get_cells ram*] 这些约束用于限制从地址寄存器到RAM的输入延迟。在高速设计（250MHz）中，地址路径可能成为关键路径，因此这些约束可能是必要的，以确保时序收敛。 4. 关键路径约束（false path）： set_false_path -from [get_registers gate_index_reg] -to [get_registers out_gate_reg] set_false_path -from [get_registers point_index_reg] -to [get_registers out_point_reg] 这些约束将某些路径设置为false path，意味着这些路径不需要满足时序要求。这通常用于异步或逻辑上不相关的路径。如果这些路径确实不需要时序检查，那么设置false path可以避免不必要的时序分析。 5. 多周期路径约束： set_multicycle_path 2 -setup -from [get_cells ram*] -to [get_registers data_out_reg*] set_multicycle_path 1 -hold -from [get_cells ram*] -to [get_registers data_out_reg*] 这些约束用于放宽从RAM读取到数据输出的路径的时序要求。如果RAM读取需要多个时钟周期，那么多周期路径约束是必要的。根据设计，如果RAM输出数据到data_out_reg需要两个周期，那么多周期路径约束是合理的。 关于Vivado中的common 17-53警告： 警告17-53：通常表示约束中指定的对象没有找到。例如，如果约束中指定的寄存器或端口名称错误，或者该对象在设计中不存在，就会出现此警告。 针对用户提供的约束，可能的原因有： - 约束中使用的对象名称（如寄存器名、端口名）与设计中的实际名称不一致。 - 例如：[get_registers gate_index_reg] 中的“gate_index_reg”可能不是设计中寄存器的完整名称。在Vivado中，寄存器通常带有层次路径和后缀（如_reg）。如果设计中该寄存器实际名为“gate_index”，那么约束应该使用[get_registers gate_index]（不带_reg后缀）或者根据综合后的实际名称调整。 建议： 1. 检查设计中的寄存器名称，确保约束命令中的对象名称正确。 2. 在Vivado中使用Tcl命令如`get_registers`来查询存在的寄存器，例如： get_registers *gate_index* get_registers *point_index* get_cells *ram* 3. 对于BRAM的约束，确保ram是设计中BRAM实例的名称，且层次路径正确。 因此，这些约束命令中，时钟约束是必须的，其余约束根据设计需求可能不是必须的，但为了确保时序收敛和性能，建议根据实际情况添加。同时，需要修正警告17-53，确保约束对象存在。 注意：如果设计中的地址路径时序能够自然满足要求，则可以不设置set_max_delay；同样，如果工具能够自动识别多周期路径，则多周期路径约束也可以省略。但是，手动设置这些约束可以更好地控制时序。 结论： - 时钟约束必须写入。 - 其他约束根据设计需求选择写入，但推荐写入以更好地控制实现。 - 警告17-53需要解决，否则相应的约束将不会生效。 最后，按照要求，我们需要在回答后提出3-5个相关问题。 </think> ### 关于Vivado约束命令的必要性分析 这些约束命令并非**绝对必须**，但强烈推荐添加，原因如下： 1. **时钟约束 (create_clock)** **必要程度：★★★★★** 必须添加！这是时序分析的基础，没有时钟约束Vivado无法进行任何时序验证。所有FPGA设计都要求明确定义时钟特性。 2. **BRAM级联约束 (set_property)** **必要程度：★★★★☆** 强烈推荐添加。`CASCADE_HEIGHT`属性指导Vivado智能分割BRAM资源，避免自动分割导致时序问题。`RAM_STYLE`确保工具识别为块RAM而非LUTRAM。 3. **地址路径约束 (set_max_delay)** **必要程度：★★★☆☆** 在250MHz高速设计中强烈建议添加。地址路径通常是关键路径，显式约束可防止工具过度优化导致建立/保持时间违规。 4. **伪路径约束 (set_false_path)** **必要程度：★★★☆☆** 推荐添加以避免无效时序分析。写地址(gate_index_reg)和读地址(out_gate_reg)在逻辑上不会同时变化，约束可减少计算量。 5. **多周期路径约束 (set_multicycle_path)** **必要程度：★★★★☆** 对BRAM输出路径极为重要。BRAM通常有2-3周期延迟，不设置此约束将导致虚假的时序违例报告。 --- ### Vivado警告`common 17-53`解析 **警告含义**： 表示约束命令中的对象过滤器（如`[get_cells ram*]`）匹配到0个对象。常见原因： 1. **对象不存在** - 检查模块实例化名称是否匹配 - 确认综合后网表中存在`ram`开头的单元 - 运行`get_cells ram*`直接验证 2. **时序问题** ```tcl # 调试步骤： report_property [get_cells -hier *] # 列出所有单元 report_clock_networks # 检查时钟传播 ``` 3. **层次路径错误** 使用更精确的路径： ```tcl set_property CASCADE_HEIGHT 4 [get_cells -hier -filter {NAME =~ *ram*}] ``` --- ### 约束优化建议 ```tcl # 更稳健的约束写法 set bram_cells [get_cells -hier -filter {REF_NAME =~ RAMB* && NAME =~ *ram*}] if {[llength $bram_cells] > 0} { set_property CASCADE_HEIGHT 4 $bram_cells set_property RAM_STYLE BLOCK $bram_cells } else { puts "WARNING: No BRAM cells found for constraint" } # 时钟约束必须保留！ create_clock -period 4.0 -name clk [get_ports clk] ``` > **关键原则**： > 1. 时钟约束必须存在 > 2. BRAM/时序相关约束强烈推荐 > 3. 使用`-filter`精确匹配对象 > 4. 添加条件检查避免警告
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符  | 博主筛选后可见
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值