fpga图像处理入门 ZYNQ7020 VDMA显示通路搭建

目录

前言

一、img_gen模块

二、block design 搭建

三、顶层文件

四、ps端配置

总结

---

前言

使用block design配置vdma hdmi输出

一、img_gen模块

模拟视频输入 输出灰度条

module img_gen 
#(
	parameter ACTIVE_IW  =640,
	parameter ACTIVE_IH  =480,
	parameter TOTAL_IW   =800,
	parameter TOTAL_IH   =525,
	parameter H_START    =143, 
	parameter V_START    =34   
)
( 
	input 				clk		,
	input 				rst_n	, 
	output reg 			vs		, 
	output reg 			de		,
	output reg [7:0]	data	
);

参数默认640*480  vs为同步信号 de为使能信号

二、block design 搭建

输入信号依次为 

pre_clk            时钟信号 

pre_vs             同步信号 

pre_de            使能信号 

pre_data         数据信号 

clk_100m        全局时钟 

rst_n               复位信号

首先 使用 IP核转换为axi_stream形式