AXI4-Stream协议总结

置顶

江鸟的坚持

已于 2022-12-21 17:35:38 修改

阅读量1.9w

点赞数 15

分类专栏： Xilinx&Vivado&ISE 文章标签：单片机嵌入式硬件 AXI AXI3 AXI4

于 2016-12-30 14:11:30 首次发布

本文链接：https://blog.youkuaiyun.com/Calvin790704/article/details/53942363

版权

AXI4-Stream协议简化了AXI4协议，移除了地址项，适合无限制的大规模数据突发传输。文中详细介绍了接口信号，包括VALID和READY的握手机制，并通过时序图展示了数据传输过程，强调其在减少延时方面的优势。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

AXI4-Stream去掉了地址项，允许无限制的数据突发传输规模；

一、接口信号描述

信号	源	描述
ACLK	时钟源	全局时钟信号。所有信号在ACLK信号上升沿采样。
ARESETn	复位源	全局复位信号。ARESETn低电平有效。
TVALID	主	TVALID

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

江鸟的坚持

关注关注

15
点赞
踩
55

收藏

觉得还不错? 一键收藏
2
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

专栏目录

高级可拓展接口 4.0 - 流（Advanced eXtensible Interface 4 - Stream, AXI4-Stream）

Starry__的博客

09-21

1142

AMBA中最重要的片内总线，适用于高性能、高带宽、高工作频率、低延迟系统，也是基于多主多从的架构与事务传输。AXI的特性包括：● 单通道体系，即控制通道与数据通道相互分离，可分别独立控制和优化。并且各通道传输方向单一，减少延迟。● 支持字节选通、非对齐数据访问● 只给出第一地址，亦可完成burst传输● 基于传输ID实现乱序传输● 允许电平同步。

详解AXI4-Stream接口（1）--什么是AXI4-Stream接口？

孤独的单刀

11-15

2万+

通过本文您会学到：什么是AXI4-Stream接口？

2 条评论您还未登录，请先登录后发表或查看评论

[FPGA基础] AXI4篇

最新发布

S&Z3463的博客

04-24

1115

AXI4是面向存储器映射的点对点通信协议，支持高带宽、低延迟的突发传输，适用于DMA、存储器接口等场景。创建新IP，定义AXI4主或从接口。配置接口参数（如地址宽度、数据宽度）。打包为可复用IP核。Verilog/VHDL 实现编写AXI4主或从设备逻辑，遵循VALID/READY握手协议。实现突发传输逻辑，处理AWLEN、ARLEN、WLAST、RLAST等信号。验证使用AXI Verification IP（AXI VIP）进行仿真。检查协议时序、响应状态和数据完整性。

AXI4-Stream

ToFPGA的博客

09-25

1040

这是一种连续流接口，不需要地址线（很像 FIFO ，一直读或一直写就行）。对于这类 IP ，ARM 不能通过上面的内存映射方式控制（ FIFO 根本没有地址的概念），必须有一个转换装置，例如 AXI DMA 模块来实现内存映射到流式接口的转换。AXI Stream 适用的场合有很多：视频流处理；通信协议转换；数字信号处理；无线通信等。其本质都是针对数据流构建的数据通路，从信源（例如 ARM 内存、 DMA 、无线接收前端等）到信宿（例如 HDMI 显示器、高速 AD 音频输出，等）构建起连续的数据流。

AXI4总线--AXI4-Stream篇

HHH的博客

05-16

6189

1、什么是AXI4-Stream？ AXI 表示 Advanced eXtensible Interface（高级可扩展接口），它是由 Arm 定义的接口协议，包含在“高级微控制器总线架构 AMBA”标准中。 AXI4 接口 (AMBA 4.0) 分 3 种类型： AXI4 (AXI4-Full)：用于满足高性能存储器映射需求。 AXI4-Lite：用于简单的低吞吐量存储器映射通信（例如，往来于状态寄存器的通信）。 AXI4-Stream：用于高速流传输数据。 ...

AXI4-Stream 介绍

布拉奇的博客

02-06

516

AXI4-Stream进行简要介绍

video timing controller和AXI4-stream to video out IP核生成视频协议数据

03-23

总结来说，Video Timing Controller和AXI4-Stream to Video Out IP核是构建高效、灵活的视频处理系统的关键组件。VTC生成必要的时序信号，而AXI4-Stream IP核则将数据流转化为物理接口可以接受的格式，共同实现从...

详解AXI4-Stream接口（2）--AXI4-Stream接口IP源码分析及仿真

孤独的单刀

11-22

1万+

通过本文您会学到：如何对AXI4-Stream接口IP的源码进行分析

Zynq学习笔记--AXI4-Stream 图像数据从仿真输出到图像文件

hi94的博客

05-29

1390

本文介绍了如何使用 SystemVerilog 将 AXI4-Stream 图像数据输出到 PPM 格式的图像文件中。通过使用$fopen、$fwrite 和 $fclose 函数，成功地将仿真生成的图像数据写入到文件中，实现了图像数据的输出。在 TestBench 代码中，设置了图像的分辨率和颜色模式，并通过循环逐像素地写入数据。通过这种方式，我们可以将仿真生成的图像数据保存为 PPM 格式的文件，方便后续的图像处理和分析。

AMBA总线协议学习笔记——AXI4-Stream

weixin_53381817的博客

07-04

1588

Transfer：通过AXI4-stream接口的一次数据传输。单个传输由单个 TVALID、TREADY 握手定义。Packet：包括单个或者多个Transfer，类似于AXI4中的burst概念。Frame：AXI4-Stream协议中数据分组的最高级别，一个Frame可以包含很多个Packet。ACLK和ARESETn，时钟和复位信号。AXI4-Stream 的组件都使用相同的时钟信号ACLK，上升沿有效。ARESETn 采用低电平复位。需要注意的是 TVALID在复位时必须保证是处于低电平的。

详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议

10-28

详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议，非常详细的资料

axi_stream.zip

10-11

AXI-stream总线主从仿真源码+时序图.可以直接加入vivado进行仿真、测试

7 Series FPGAs Integrated Block for PCI Express IP核中基于64位事务层接口的AXI4-Stream接口设计（一）

u011565038的博客

05-27

1036

基于64位事务层接口的AXI4-Stream接口设计主要涉及信号定义、数据传输规则以及接口行为等方面。

AXI4-Stream协议学习

cjx_csdn的博客

08-01

1935

目录一、AXI4-Stream总线信号组成二、AXI4-Stream总线数据传输机制一、AXI4-Stream总线信号组成 AXI总线共有5个通道，分别是读地址通道、写地址通道、读数据通道、写数据通道、写应答通道。其中，AXI4-Lite和AXI4组成包括：读地址通道、写地址通道、读数据通道、写数据通道以及写应答通道。AXI4-Stream总线组成和上述两种总线不同，去除了地址线，减少了延时。其信号组成如下表所示。表1-1 AXI4-Stream总线信号组成信号 ...

AXI4_stream协议详解