【VHDL语言学习笔记（六）】计数器

最新推荐文章于 2025-10-17 19:14:39 发布

原创最新推荐文章于 2025-10-17 19:14:39 发布 · 4.4k 阅读

31 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发 #51单片机 #蓝桥杯 #单片机 #嵌入式硬件

VHDL语言专栏收录该内容

8 篇文章

订阅专栏

这篇博客主要介绍了如何使用VHDL设计一个8位的同步计数器，该计数器具备使能输入和清零功能，且可以进行增1或减1操作。通过类属说明语句，可以灵活调整计数器的位宽，适应不同的硬件需求。博主还提供了程序代码和波形仿真的结果。

目的：设计一个带使能输入的同步清0的增1/减1的通用（带类属说明）的计数器（8位）。

本程序使用了类属说明语句，可以通过改变类属说明语句中变量的大小进而改变内部电路结构和规模。

程序

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity counter is
	generic(n : integer := 8);	--generic类属说明，确定计数器的位数
	port(
		--clr-清零,clk-时钟信号,en-使能,up-模式选择（1-加，0-减）
		clr,clk,en,up		:in std_logic;	
		output				:out std_logic_vector(7 downto 0)
		);
end counter;

architecture behave of counter is
signal count	:std_logic_vector(7 downto 0);
begin
	process(clk)
	begin
		if(clk'event and clk = '1') then	--上升沿检测
			if(clr = '1') then	--清0
				count <= "00000000";
			elsif (en = '1') then	--使能端使能
				if(up = '1') then	--加1计数
					count <= count + 1;
				elsif(up = '0') then	--减1计数
					count <= count - 1;
				end if;
			end if;
		end if;
	output <= count;
	end process;
end behave;

波形仿真图