System Generator 中 Divider Generator 5.1 && DSP48 error 问题

最新推荐文章于 2025-07-04 18:00:00 发布

Image_vip

最新推荐文章于 2025-07-04 18:00:00 发布

阅读量4k

点赞数 1

CC 4.0 BY-SA版权

分类专栏： System Generator matlab 文章标签： matlab System Generator Simulink Xilinx Vivado

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/BBS_vip/article/details/45844577

在使用Xilinx 14.7、Vivado 2013.4和MATLAB 2013a进行System Generator开发时，遇到Divider Generator和DSP48组件的仿真错误。错误信息涉及到文件名无效。通过修改系统环境变量TMP和TEMP的路径为C:Temp，可以成功解决该问题，从而避免仿真时的错误。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

当我们使用 Xilinx 14.7 和 Vivado 2013.4 以及 MATLAB 2013a 编译环境，利用 Sysytem Generator 里 Divider Generator 、 DSP48 进行建模时候，运行仿真可能会遇到如下错误：

"ERROR: [Ipptcl 7-5] XIT evaluation error: Invalid file name:

c:/Users//AppData/Local/Temp/xlsim5304f571/hdl_netlist/xelab.srcs/sources_1/ip/div_gen_v5_1_1/div_gen_v5_1_1_ooc.xdc"

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。