纳新 FPGA逻辑开发工程师

校企合作创新:电子设计竞赛与人才招聘融合实践 电子设计自动化(EDA)是现代电子工程的核心技术之一,通过计算机辅助设计工具实现电路设计、仿真与验证。其技术原理涉及硬件描述语言、算法优化和制造工艺匹配,能显著提升设计效率并降低错误率。在工程实践中,EDA工具如嘉立创EDA已成为电子工程师必备技能,特别在STM32单片机开发中,从原理图设计到PCB布局都依赖专业软件支持。本次河北地质大学华信学院与嘉立创合作的'以赛代招'活动,创新性地将企业招聘与技术竞赛结合,参赛者需在限定时间内完成包含ADC采样、PWM控制等典型功能的智能光照系统设计。这种模式既验证了参 阅读详情
FPGA逻辑开发工程师     
薪资待遇:12K-25K/月,具体薪资面谈
一、岗位职责:
1、 负责FPGA逻辑设计、仿真、综合、布局布线等开发工作;
2、 根据项目需求,进行FPGA器件选型和配置;
3、 编写和维护相关技术文档;
4、 配合软件工程师完成系统集成和测试工作;
5、 参与产品优化和改进,提高系统性能和稳定性;
6、 完成上级领导交办的其他事宜;
二、任职资格:
1、电子、通信、计算机等相关专业本科及以上学历,5-10年以上的相关工作经验,熟悉数字电路设计和FPGA开发流程;
2、精通Verilog或VHDL编程语言,熟练掌握C++语言,有实际FPGA代码编写和调试经验,参与过项目研发全流程,具备大规模逻辑开发经验;
3、熟悉Xilinx、Intel、Altera等主流FPGA器件及开发工具;
4、具备较强的逻辑分析能力和问题解决能力,善于沟通协作;
5、有高速接口(如PCIe、HDMI、USB等)开发经验者优先;
6、具备良好的团队合作意识和精神,能够有效配合并协同团队解决项目开发与调试过程中遇到的问题;
7、英语四级以上,能熟练阅读和理解英文资料、读写能力熟练;
三、技能要求:
1、熟练使用EDA工具进行逻辑综合、布局布线等操作。
2、熟悉硬件调试和测试方法,能够进行硬件调试和故障排查。
3、有音频、视频处理或高速通信领域相关经验者优先。
四、知识要求:
1、了解FPGA工作原理及开发流程。
2、熟悉数据传输和处理算法。
3、对硬件设计的安全性、可靠性和稳定性有深入的理解。

五、福利

六险一金、周末双休、法定假日正常休、年终奖、年度调薪、卓越绩效

电子信息本科四年规划:嵌入式与芯片双赛道学习路线 电子信息工程专业的学习路径中,嵌入式系统与芯片设计是两大核心方向。嵌入式开发强调软硬件协同,从单片机到嵌入式Linux,再到UART、I2C等通信协议的实战应用,是物联网、智能硬件、汽车电子等领域的基石;而芯片设计则聚焦数字逻辑、Verilog、FPGA验证,对应集成电路产业的高价值技术岗位。无论选择哪条赛道,C语言、电路基础、计算机体系结构都是共通的地基。本文从行业需求与技术原理出发,结合工程实践与校招趋势,提供一份贯穿大一到大四的循序渐进的执行规划,帮助学生明确各阶段重点,避开常见学习陷阱,在实习、竞赛 阅读详情

相关推荐

【信息科学与工程学】【运营科学】第二篇 C4信息与通信网络运营 (C4) ——数据中心网络运营06

13 | 司法诉讼 | 原告律师 | 争取和解优势 | 证据披露的序贯博弈 | 策略性证据释放 | 持有证据集E = {强证据e_s, 中证据e_m, 弱证据e_w}。设公众原有认知人格向量为 Pold​​=(p1​,p2​,...,pk​), 其中p_i为负面特质(如“不敬业”)。危机后, 通过行为序列 {At​}和宣传, 将公众认知向新向量 Pnew​​引导, 使得在关键维度上, Pnew​​与 Pold​​的余弦相似度降低, 并与一个正面的、可接受的“原型”(如“浪子回头”、“慈父”)对齐。

weixin_49199313的博客 1483

【FPGA实战】——基于IP核与DDS架构的可编程信号发生器实现

本文详细介绍了基于FPGA、IP核与DDS架构实现可编程信号发生器的实战方法。通过Quartus软件调用RAM IP核存储波形数据,并手写Verilog代码实现DDS核心算法,构建了一个频率与波形均可实时调节的灵活系统。项目涵盖了从IP核配置、DDS原理、代码实现到SignalTap II在线调试的完整流程,为FPGA开发者和通信系统验证提供了高效实用的解决方案。

weixin_29171129的博客 558

【信息科学与工程学】计算机科学与自动化-——第十五篇云计算 12 公有云里的“多Region + 多AZ“ 02 运营算法01

算法逐步思考推理思考(含数学方程式、对象、资源、任务、进程/协程/线程及对应的代数、约束、目标函数/传递函数/依赖函数、参数及参数的数值范围及边界条件、逐步推理的数学方程式列表、上下文切换、并发/串行/随机/乱序/顺序)算法逐步思考推理思考(含数学方程式、对象、资源、任务、进程/协程/线程及对应的代数、约束、目标函数/传递函数/依赖函数、参数及参数的数值范围及边界条件、逐步推理的数学方程式列表、上下文切换、并发/串行/随机/乱序/顺序)云厂商提高闲置资源利用率。算法复杂度为O(N),N为实例数量。

weixin_49199313的博客 282

FPGA FIFO写操作全解析:从信号时序到Status Flags配置实战

在FPGA数据链路设计中,FIFO是解决跨时钟域数据缓冲与速率匹配的核心组件,而写操作的正确性直接决定系统稳定性。很多工程师在仿真时看到wr_en拉高、数据写入成功,却在真实数据流中遭遇丢数或错位,根源往往在于wr_en、full、wr_rst_busy、wr_ack等信号间的时序配合,以及Status Flags页中满标志阈值的合理配置。本文从FIFO写侧信号组的握手原理出发,解析一次成功写入的三个必要条件,说明wr_ack作为写操作回执在精确计数中的价值,并深入拆解Programmable Full的A

weixin_31815843的博客 297

持续集成介绍及Jenkins自动化测试部署

学习持续集成及jenkins的自动化测试部署

ouihsiad的博客 4577

别再纠结Dify了!实测对比RAGFlow和Dify,聊聊企业知识库到底该怎么选

本文深度对比了RAGFlow和Dify在企业知识库选型中的实际表现,从技术架构、性能指标、部署成本等多维度进行分析。RAGFlow在复杂文档处理和准确率方面表现突出,适合有专职技术团队的企业;而Dify则以低门槛和快速部署见长。文章提供了六维度评估法,帮助企业根据文档复杂度、准确率要求等技术指标做出明智选择。

weixin_30897233的博客 672

RISC-V与机器学习:指令集可裁剪如何重塑边缘AI部署

RISC-V并非ARM的替代品,而是一种面向特定负载重构软硬协同的新范式。其核心价值在于指令集可扩展性——通过RVV向量扩展、Zbb/Zbs位操作扩展和P扩展等模块化设计,实现对机器学习推理任务的精准加速。这种‘按需裁剪’能力显著降低TinyML场景下的面积与功耗开销,同时倒逼模型结构、量化策略与编译器优化逻辑同步演进。在工具链层面,GCC相较LLVM更适配嵌入式ML部署,尤其在代码尺寸、cache友好性与中断确定性方面优势突出。当前RISC-V+ML已从实验室验证迈入量产攻坚期,广泛应用于工业视觉、语音唤

weixin_34245749的博客 261

EDA与机器学习融合:智能优化芯片设计流程的工程实践

机器学习作为数据驱动的核心技术,通过从历史数据中学习复杂模式,实现对系统行为的预测与优化。其原理在于构建模型,将输入特征映射到目标变量,从而揭示数据背后的内在规律。在工程领域,这项技术的核心价值在于能够将专家经验转化为可量化、可复用的智能模型,显著提升自动化水平与决策效率。电子设计自动化(EDA)是芯片设计的关键支撑,传统流程高度依赖人工试错,面临参数空间巨大、优化周期长等挑战。将机器学习应用于EDA,能够构建预测模型来预估设计性能(PPA),或通过代理模型加速设计空间探索,实现智能化的设计辅助与优化。本文

weixin_30411239的博客 684

FPGA 帧长监视器:背压时不计数,过长时不回绕

用 SystemVerilog 构建被动帧长监视器,只统计 valid 与 ready 同时有效的传输,在接受 last 时报告短帧、正常帧或长帧。计数饱和避免超长回绕,附完整 RTL、测试台与复现脚本,并给出原生 XSim 及独立复核结果。

hxy_programmer的博客 466

三相电机控制中的端电压、相电压与线电压波形解析

本文深入解析了三相电机控制中端电压、相电压与线电压的核心概念与波形差异。通过对比方波控制、SPWM和SVPWM三种主流控制策略下的实测波形特征,揭示了不同控制逻辑对电压波形(如梯形波、正弦波、马鞍波)的影响。文章重点阐述了SVPWM控制如何通过生成马鞍波形端电压来提高直流母线电压利用率,并提供了实用的波形测量与调试指南,帮助工程师深入理解电机控制原理并进行有效调试。

qsc901234567的博客 1400

实现labelme批量json_to_dataset方法

labelme可以帮助我们快速的实现Mask-RCNN中数据集json文件的生成,然而还需要我们进一步的将json转成dataset,可以直接在cmd中执行labelme_json_to_dataset.exe C:\Users\Administrator\Desktop\total\1.json(路径),但是这个过程需要我们一个json文件的生成,过程很慢。 一、打开abelm...

简简单单 5万+

FPGA 16 位 LFSR:先固定移位约定,再用 XSim 验证周期与暂停

固定一种 16 位右移 Galois LFSR,明确反馈掩码、种子、同步复位、装载与使能优先级。用原生 Vivado XSim 检查三种种子的 65535 状态周期、暂停和采样时刻,并通过独立测试台与故障变体验证。

hxy_programmer的博客 179

映泰TB250-BTC主板魔改BIOS支持8/9代CPU实战与开机故障排查

BIOS(基本输入输出系统)是计算机硬件与操作系统之间的桥梁,负责初始化硬件和提供运行时服务。其工作原理是通过存储在主板芯片中的固件程序,在上电自检(POST)阶段完成对CPU、内存等关键组件的检测与配置。魔改BIOS的技术价值在于突破硬件限制,通过修改微码和电源管理模块,让旧平台支持新处理器,从而以极低成本实现性能跃升,在预算有限或追求极致性价比的DIY、办公和软路由等应用场景中极具吸引力。本文以映泰TB250-BTC矿板为例,详细解析了通过软刷方式刷入魔改BIOS,并重点解决了刷写后常见的“开机风扇转一

weixin_29164185的博客 407

TMS320F28335 学习笔记(二):系统时钟、PLL 与看门狗

本文系统介绍F28335的时钟架构与看门狗应用,涵盖外部晶振、PLL倍频生成系统时钟(SYSCLKOUT)、高速/低速外设时钟分频配置,以及看门狗的启用、关闭与喂狗机制。强调时钟配置准确性对延时、PWM、通信等外设的重要性,指出常见错误如晶振不匹配、未等待PLL锁定、随意修改PLL或喂狗周期过长等问题,并提供初始化框架与验证方法,帮助开发者正确配置时钟系统,确保程序稳定运行。

2403_83044722的博客 344

制作一个完整的Shopify主题

Liquid是Shopify的模板语言,用于动态渲染页面内容。Liquid是Shopify的模板语言,用于动态渲染页面内容。Shopify主题包含多个文件和文件夹,包括布局、模板、部分、配置和资产文件夹。Shopify主题包含多个文件和文件夹,包括布局、模板、部分、配置和资产文件夹。准备好你的主题后,可以将其提交到Shopify主题商店。确保你的主题符合Shopify的质量标准和指南。准备好你的主题后,可以将其提交到Shopify主题商店。确保你的主题符合Shopify的质量标准和指南。

luckucu的博客 175

MATLAB 与 STK 互联生成Walker并导出轨道数据(CSV导出)

本文介绍了使用 MATLAB 控制 STK 完成以下自动化流程:打开并连接 STK 场景;自动创建 Delta 型 Walker 星座;添加矩形传感器并配置视场;获取轨道六根数与视场角信息;自动保存至 CSV 文件,供后续使用。

weixin_52370774的博客 737

FPGA 与加密行业:从算法加速到可信硬件的完整技术图谱

本文系统探讨FPGA与密码学的深度交叉,揭示其在加密加速、区块链基础设施、零知识证明及后量子密码中的关键作用。从底层硬件特性到工程实践,分析对称加密、公钥算法、零知识证明等负载的FPGA加速优势,强调其高能效、低延迟与灵活可重构的特性。结合当前密码学复杂度上升与硬件竞争加剧的趋势,指出FPGA是算法验证与高性能实现的理想载体,为安全计算提供高效硬件支撑。

weixin_49780322的博客 247

大中型超市收银系统(可直接运行)

光步前台收银系统系统功能:商品销售、商品退货、挂单、收银员权限、会员销售、单品取消、整单取消、商品查询、脱机销售、脱机数据上传,基本资料下载,开钱箱、小票打印、收款结算,支持多币种付款方式(现金、储值卡、礼券、微信等),支持多种促销。运行环境:.net 4.0登陆信息用户名:1001 密码:123456内置商品信息,商品编码可输入00001000 - 00010000,测试效果相关功能键F5 结算 F9挂单 F11商品查询 F8退货 Insert单品取消 Del整单取消 F12开钱箱F2 会员 Ctrl+Z退出系统 Home 锁屏 相关源码待公开

轨交车载 ARM+FPGA+AI 控制单元:宽温、振动、EMC、可靠性设计

❌ 把 EtherCAT 主站、安全采集放在 ARM Linux 里,PREEMPT_RT 再怎么调,振动 + EMC 叠加下依然有概率丢帧 ✅ 总线时序、同步采集交给 FPGA,ARM 只做协议栈解析❌ AI 算力卡直接挂在 ARM 总线上、无隔离,NPU 大电流波动污染电源,导致 FPGA 采集漂移 ✅ AI 卡独立隔离电源,PCIe 增加隔离 / 缓冲,FPGA 侧做电源质量监控❌ 盲目上全机冗余,成本暴涨;

szxinmai的博客 371

win10 跳过U8环境检测的IE WebControls.rar

win10 安装u8的时候 提示IE WebControls 不通过,这个工具可以欺骗u8的检查。 跳过U8环境检测的IE WebControls。提示导入失败后,重新检测通过。

lwip-2.0.3

lwip是瑞典计算机科学院(SICS)的Adam Dunkels 开发的一个小型开源的TCP/IP协议栈。实现的重点是在保持TCP协议主要功能的基础上减少对RAM 的占用。

FPGA 与 ADC、调制解调:从信号采样到数字基带的全链路实践

本文从系统级视角,梳理了 FPGA、ADC 与调制解调这条完整链路的关键技术。ADC 选型要系统化:采样率、ENOB、时钟抖动、接口类型要综合考虑,不能只看单一指标。接口设计要重视时序:LVDS 源同步接口的时序约束和 IDELAY 调试是关键;JESD204B 的链路建立和 SYSREF 时序要仔细处理。调制解调算法要理解原理:脉冲成形、定时恢复、载波恢复是数字解调的核心,Gardner 和 Costas 是最常用的算法。FPGA 实现要平衡资源与性能。

weixin_49780322的博客 298

VB摄像头监控

该VB模块可对摄像头捕获的画面进行录像等,可在创建的窗口进行控制

从CDC到IO Delay:FPGA时序约束的避坑指南与工程实践

本文系统梳理 FPGA IO 时序约束中 input delay 与 output delay 的计算公式,对比系统同步与源同步的本质差异,并给出芯片手册未提供 Tco 参数时的工程处理方法

xklee的博客 365

FPGA 一路数据送两路接收端:独立背压下如何保证每路只收到一次

一个载荷寄存器和两个 pending 位,实现两路独立背压下的精确复制,解释最后副本与新输入同拍、复位边界和逐输出记分板。附完整 SystemVerilog 与可复现自检。本次XSim行为仿真与独立复核通过,未综合或上板。

hxy_programmer的博客 429

协作机器人参考时钟设计:SiTime MEMS硅晶振选型与EtherCAT PTP同步实践

面向协作机器人硬件工程师的参考时钟选型笔记:五处时钟位置、四大工况痛点、五款SiTime型号参数速查与FAQ。

yqmao2026的博客 484

Zynq 还是 RK+FPGA?异构控制方案的成本、开发周期与交付风险全对比

Zynq与RK+FPGA选型本质是“用钱买集成度”还是“用人换成本”的权衡。Zynq集成PS+PL,降低开发复杂度与交付风险,适合μs级实时、高可靠小批量场景;而RK+FPGA通过双芯片异构架构实现更高算力与国产化,适合万片级大批量、边缘AI及长周期工业应用。关键差异在于:集成风险由谁承担——芯片厂(Zynq)或团队(RK+FPGA)。决策应基于实时性、产量、算力需求与团队能力,而非单纯性能对比。

szxinmai的博客 236

【FPGA】神经网络内容简介预告

实际部署:高云、Altera(Cyclone IV)、Xilinx(Artix-7)FPGA加速——并行、流水线、量化。

stoat04的博客 173

FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持

FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持

qq_41667729的博客 312

JFM9VU13P/XCVU13P+AD/DA信号处理板

UDPCIe-403P为高性能计算与信号处理专用模块,基于VU13P FPGA,支持4通道1.25G@14bit A/D与2通道12G@16bit D/A同步采样回放,配备双FMC接口、2组80bit DDR4(最大16GB)、PCIe3.0×16及多路万兆以太网,支持全国产化设计,适用于通信、雷达、卫星等场景,具备高可靠性与强扩展性。

universaldata的博客 135
上一篇: 线扫相机高精度几何校准原理:彻底解决多机拼接畸变、色差通病
下一篇: 线扫成像模糊、重影、色差?90%都是这4个调试问题
阿瑞斯官方账号
博客等级 码龄1年 10粉丝 30原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值