24进制计数器 - 我的第一个FPGA程序

最新推荐文章于 2024-07-01 18:49:44 发布

许继业

最新推荐文章于 2024-07-01 18:49:44 发布

阅读量8.7k

点赞数 1

CC 4.0 BY-SA版权

文章标签： fpga

本文链接：https://blog.youkuaiyun.com/Antony1996/article/details/52686734

本文记录了作者初次尝试使用FPGA制作24进制计数器的过程，从理解VHDL基础到实现具体程序。在软件操作上，强调了保存、语法检查和生成编程文件的重要性。在VHDL语言学习中，提到了数组类型的使用、变量初始化及避免重复操作等关键点，并提到复位设计在FPGA设计中的必要性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

24进制计数器 - 我的第一个FPGA程序

新到手了一片FPGA，花了两天时间，看了一些书，算是懂了VHDL最基础的一点点。总算是把这份24进制计数器做出来了。现在我分以下几个部分总结：

程序代码

对于软件操作的总结

对于VHDL语言的总结

程序代码

----------------------------------------------------------------------------------
-- Company: 
-- Engineer: 
-- 
-- Create Date:    14:40:39 09/27/2016 
-- Design Name: 
-- Module Name:    Module01 - Behavioral 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
-- Dependencies: 
--
-- Revision: 
-- Revision 0.01 - File Created
-- Additional Comments: 
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_unsigned.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;

-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity Module01 is
    Port ( cp    : in   STD_LOGIC;
              rst    : in   STD_LOGIC;
              Wela : out  STD_LOGIC_VECTOR (7 downto 0);
           Dula : out