EMCEMI

EMC 设计

一、整体布局

1、高速、中速、低速电路要分开；
2、强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件；
3、模拟、数字、电源、保护电路要分开；
4、多层板设计，有单独的电源和地平面；
5、对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源。

二、接口与保护

1、一般电源防雷保护器件的顺序是：压敏电阻、保险丝、抑制二极管、EMI 滤波器、
电感或者共模电感，对于原理图缺失上面任意器件顺延布局；
2、一般对接口信号的保护器件的顺序是：ESD(TVS 管)、隔离变压器、共模电感、电容、电阻，对于原理图缺失上面任意器件顺延布局；
3、严格按照原理图的顺序（要有判断原理图是否正确的能力）进行“一字型”布局；
4、电平变换芯片（如RS232）是否靠近连接器(如串口)放置
5、易受ESD 干扰的器件，如NMOS、CMOS 器件等，是否已尽量远离易受ESD 干扰的区域（如单板的边缘区域）。

三时钟

1、晶体、晶振和时钟分配器与相关的IC 器件要尽量靠近；
2、时钟电路的滤波器(尽量采用“Π”型滤波)要靠近时钟电路的电源输入管脚；
3、晶振和时钟分配器的输出是否串接一个22 欧姆的电阻；
4、时钟分配器没用的输出管脚是否通过电阻接地；
5、晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件；
6、晶振距离板边和接口器件是否大于1inch；

四、开关电源

1、开关电源是否远离AD\DA 转换器、模拟器件、敏感器件、时钟器件；
2、开关电源布局要紧凑，输入\输出要分开；
3、严格按照原理图的要求进行布局，不要将开关电源的电容随意放置。

五、电容和滤波器件

1、电容务必要靠近电源管脚放置，而且容值越小的电容要越靠近电源管脚；
2、EMI 滤波器要靠近芯片电源的输入口；
3、原则上每个电源管脚一个0.1uf 的小电容、一个集成电路一个或多个10uf 大电容，
可以根据具体情况进行增减；
4、组电容的布线是否正确。

六、叠层

1、至少有一个连续完整的地平面控制阻抗和信号质量；
2、电源和地平面靠近放置；
3、叠层尽量避免两个信号层相邻，如果相邻加大两个信号层的间距；
4、避免两个电源平面相邻，特别是由于信号层铺电源而导致的电源平面相邻；
5、好的叠层能做到对阻抗的有效控制；
6、外层铺地；

七、整体布线

1、关键信号线走线避免跨分割；
2、关键信号线走线避免“U”型或“O”型；
3、关键信号线走线是否人为的绕长；
4、关键信号线是否距离边沿和接口400mil 以上；
5、相同功能的总线要并行走、中间不要夹叉其它信号；
6、晶振下面是否走线；
7、开关电源下面是否走线；
8、接收和发送信号要分开走，不能互相夹叉。

八、隔离和保护

1、浪涌抑制器件（TVS 管、压敏电阻）对应的信号走线是否在表层短且粗（一般10mil
以上）；
2、不同接口之间的走线要清晰，不要互相交叉；
3、接口线到所连接的保护和滤波器件要尽量短；
4、接口线必须要经过保护或滤波器件再到信号接收芯片；
5、接口器件的固定孔是否接到保护地；
6、变压器、光耦等前后的地是否分开；
7、连接到机壳上的定位孔、扳手等没有直接接到信号地上。

九、时钟

1、时钟电路的电源是否加宽或铺铜处理；
2、超过1inch 的时钟线是否走内层；
3、需要走内层的时钟线是否在表层的走线<50mil；
4、时钟线换层为不同的地参考平面是否增加回流地过孔；
5、时钟线不允许跨分割；
6、时钟线是否采用立体包地；
7、时钟线与其它信号线的间距达到5W。

十、其他

1、电源平面是否比地平面内缩“20H”（H 为电源和地平面的距离）；
2、电源平面是否比地平面内缩40mil，并间隔150mil 打地过孔；
3、布线是否有可避免的STUB 线；
4、保护地和信号地之间的间距大于80mil；
5、DC48V 的爬电间距是否为80mil 以上；
6、AC220V 的爬电间距最少为300mil；
7、差分布线可以抑制共模干扰；
8、跨分割的线是否进行了合适的处理；
9、敏感的信号线是否采用包地处理。