6、轻量级加密算法的硬件与软件优化实现

轻量级加密算法的硬件与软件优化实现

在当今的加密领域，轻量级加密算法因其在资源受限环境中的应用潜力而备受关注。本文将介绍两种不同的轻量级加密实现：一种是针对块密码 SIMON 的灵活紧凑硬件架构，另一种是在低端微控制器上实现的极小化 AES 软件方案。

灵活紧凑的 SIMON 硬件架构

架构操作与实现

该架构的某个操作具有两个扇出，一个直接与 Ki 进行异或操作，另一个则进行循环右移操作。研究人员将循环右移操作从异或输出端移至输入端。原本 Ki+3 经过循环右移 3 位，修改后再右移 1 位，变为循环右移 4 位。类似于 FIFO 3 FF 的功能，FIFO 1 FF 实现了 m = 4 的循环访问模式。

硬件架构使用 Verilog HDL 编写，将 RTL 代码分别综合到 Xilinx Spartan - 3 s50 FPGA（速度等级 - 5）和 Spartan - 6 lx4 FPGA（速度等级 - 3），并使用 Planahead 进行布局和布线。为了最小化切片数量，手动选择设计元素并将其映射到切片中。

面积对比

• 与其他块密码对比 ：与 AES 的最小版本以及 PRESENT、HIGHT、SEA、XTEA、CLEFIA 和 ICEBERG 等替代紧凑块密码实现进行比较。该架构在 Spartan - 3 和 Spartan - 6 FPGA 上分别占用 90 和 32 个切片。在所有实现中，它是唯一提供灵活性的架构，其他实现使用固定的密钥和块大小，且该架构面积更小。
  | 加密算法 | Spartan - 3 切片数 | Spartan