《手把手教你设计cpu_RISC-V处理器》11章笔记_riscv 蜂鸟 cache

  • 冯诺依曼结构(普林斯顿结构)

  • 指令和数据合并

    • 在这里插入图片描述
  • 哈佛结构

    • 指令和数据分开存储
    • 在这里插入图片描述
  • 两种结构的界限变得模糊

    • 从软件的角度来,系统往往只有一套地址空间,因此这符合冯·诺依曼体系结构的准则。
    • 从硬件实现的角,现代处理器配备指令和数据存储器,因此符合哈佛结构。
    • 冯·诺依曼结构和哈佛结构并不是一种非此即彼的选择。
11.1.3 ITCM 和 DTCM
  • ITCM 和 DTCM比cache更适合嵌入式低功耗处理器。
    • 能够保证实时性
    • 能够满足软件需求
    • 面积功耗小

11.2 risc-v 对于访存指令的简化

1.仅支持小端格式
2.无地址自增自减模式
3.一次只读/写一个数据

11.2.1 仅支持小端格式
  • 可以简化硬件的实现,无须做特别的数据转换
11.2.2 无地址自增自减模式
  • 简化生成逻辑
11.2.3 一次只读/写一个数据
  • 硬件设计十分简单

11.3 risc-v访存指令

11.3.1 Load和Store指令
  • 除了load和store指令,其他指令都无法访存
  • 7条访存指令
LH,LHU,LB,LBU,LW,SB,SH,SW

  • 推荐使用地址对齐的操作
11.3.2 Fence指令
  • 松散存储器模型,对执行顺序不做要求

  • Fence和Fence.I两条存储器屏障指令

    • Fence
    “在Fence指令之前指令的访存结果”必须比“在Fence指令之后指令的访存结果”先被观测到。
    
    
    • Fence.I
    “在Fence.I指令之后指令的操作”必须能观测到“在Fence.I指令之前指令的操作”。
    
    
11.3.3 A扩展指令
  • 用于支持多线程情况下访存的原子或同步操作
    • AMO指令
    • Load-Reserved和Store-Conditional指令

11.4 蜂鸟E200存储系统的硬件实现

11.4.1 总体设计思路

主要包含四个组件

  • AGU
生成读和写指令的访存地址

  • LSU
控制模块

  • ITCM
指令存储部件

  • DTCM
数据存储部件

在这里插入图片描述

11.4.2 AGU

主要用于产生读/写指令等的访存地址

11.4.3 LSU

蜂鸟E200处理器核存储器子系统的主要控制单元

  • 代码实现和BIU相似
  • LSU 有2组输入 ICB 总线接口,分别来自于 AGU 单元和 EAl 协处理器;有3组输出 ICB 总线接口,分别分发给 BIU,DTCM,ITCM 。
  • “ICB汇合”
  • "ICB分发”
  • 最终的返回数据经过操作尺寸对齐之后,经过 LSU 的写回接口写回。
11.4 4 ITCM和DTCM

蜂鸟E200配备了专用的 ITCM(数据宽度为 64 位)和 DTCM(数据宽度为 32 位)。

  • 哈佛结构和冯诺依曼结构的严格界限已经变得模糊

    • 蜂鸟E200处理器有专用的总线分别访问 ITCM和DTCM---------哈佛结构
    • ITCM所在的地址区间同样能够通过 LSU 被读和写指令访问到用,于存储数据-------冯诺依曼结构

    在这里插入图片描述

  • ITCM 的存储器主体由一块数据宽度为 64 位的单口 SRAM 组成。

  • ITCM 用数据宽度为 64 位能够取得更低的功耗消耗。

1.比32位的SRAM面积更加紧凑
2.64位宽的ITCM可以1次取出64位的指令流


  • DTCM 的微架构

在这里插入图片描述

11.4.5 “A”扩展指令处理

“A”扩展子集对于蜂鸟 E200 这样的极低功耗处理而言未必是必须要支持的部分

默认支持“A”扩展子集。

  • “A”扩展指令分为两类

    • Load-Reserved和Store-Conditional 指令的硬件实现
    在LSU单元中设置了互斥检测器
    当有Load-Reserved执行时,设置互斥检测器的有效标志
    当有Store-Conditional执行时,如果写指令访问存储器的地址和互斥检测器中存储的地址一样,则将互斥检测器的有效标志清除掉
    
    
      - [**e203\_lsu\_ctrl.v 源代码(github)**](https://bbs.youkuaiyun.com/forums/4304bb5a486d4c3ab8389e65ecb71ac0)
    
    • AMO指令的硬件实现

      • 在AGU单元中使用了状态机将 AMO 指令拆分为若干个不同的微操作
      1.先拆分出一个存储器读操作 
      2.算术运算
      3.写入存储器
      
      
  • 蜂鸟E200只能够在单核独自访问存储器时,才能保证程序执行的“A”扩展指令结果正确。(局限性

11.4.6 Fence与Fence.I指令
11.4.7 BIU
  • 蜂鸟 E200 处理器核还能通过 BIU 访问外部的存储器
### 回答1: 很高兴听到您对RISC-V处理器设计感兴趣。以下是一些基本步骤,可以帮助您开始设计自己的RISC-V处理器: 1. 确定处理器的需求和规格:在设计处理器之前,您需要确定处理器的需求和规格。这包括处理器的性能、功耗、指令集等方面。 2. 学习RISC-V指令集架构:RISC-V是一种开放的指令集架构,您需要学习它的指令集和编码方式。您可以在RISC-V官方网站上找到相关的文档和程。 3. 设计处理器的微架构:微架构是处理器的实现细节,包括指令流水线、寄存器文件、ALU等。您需要设计一个合适的微架构来实现RISC-V指令集。 4. 编写Verilog代码:Verilog是一种硬件描述语言,您需要使用Verilog编写处理器的代码。您可以使用Verilog模拟器来验证您的代码是否正确。 5. 进行综合和布局布线:综合是将Verilog代码转换为门级电路的过程,布局布线是将门级电路布置在芯片上的过程。您可以使用EDA工具来完成这些步骤。 6. 进行仿真和验证:最后,您需要对处理器进行仿真和验证,以确保它能够正确地执行RISC-V指令集。 希望这些步骤可以帮助您开始设计自己的RISC-V处理器。祝您好运! ### 回答2: 随着计算机技术的不断发展,处理器作为计算机的中央处理单元,一直处于不断更新和迭代的状态。在这个过程中,越来越多的人开始将目光投向自己动手设计处理器的领域,以提高对计算机结构的理解和掌握能力。而RISC-V处理器则成为了越来越受欢迎的处理器设计体系结构之一。下面,我们就来手把手设计RISC-V处理器。 首先,需要了解RISC-V处理器的体系结构和指令集,掌握其特点,以便更好地进行设计RISC-V架构采用精简指令集(Reduced Instruction Set Computing,RISC)的思想,指令集清晰简单,易于扩展和实现,同时提供了不同的指令长度和地址宽度,满足多种应用场景的需求。 其次,需要明确设计RISC-V处理器的目的和需求。例如,设计一款高性能处理器,需要考虑运算速度、处理带宽、低功耗等方面的需求,而设计一款嵌入式处理器,则需要考虑尺寸、功耗、集成度等方面的需求。在确定需求后,可以选择适合的设计方法和实现方式。 接着,需要进行设计和仿真。采用硬件描述语言(如Verilog或VHDL)进行设计,利用仿真软件进行仿真调试,逐步完善处理器的各项功能。需要注意的是,设计时需要清晰明确每一阶段的功能和相应的接口,保证设计的可扩展性。 最后,进行硬件实现和验证。将设计好的RTL电路转换为FPGA或ASIC中的物理实现,进行性能测试和功能验证,发布仿真测试结果和设计文档,确保设计能够满足预期的性能和功能要求,并能够进一步优化和升级。 在以上步骤中,需要掌握的知识包括计算机体系结构、数字电路设计、硬件描述语言的使用等。需要长期的学习和实践,才能够熟练掌握处理器设计的各个环节,并能够设计出具备高性能、低功耗、灵活可扩展等特点的处理器。 ### 回答3: RISC-V是一个由加州大学伯克利分校推出的开源指令集架构,它的设计理念是简化指令集,更加注重可扩展性、可定制性和易于实现。设计RISC-V处理器需要了解计算机体系结构以及数字电路原理,下面将手把手设计CPU。 第一步,需要确定处理器的架构。RISC-V处理器一般采用五级流水线结构,包括取指、译码、执行、访存和写回。在这个流水线结构中,每个阶段都有对应的功能,可以保证指令的按序执行。 第二步,需要确定指令集架构。RISC-V有基础指令集和标准扩展指令集,需要根据使用需求选择相应的扩展指令集并实现相应的操作。 第三步,需要进行处理器的逻辑设计。包括指令寄存器(IR)、程序计数器(PC)、指令存储器(IM)、寄存器堆、ALU(算数逻辑单元)、数据存储器(DM)等,这些模块通过总线相互连接构成处理器的基本结构。 第四步,需要进行数字电路的设计处理器逻辑的实现需要用到器件和电路,需要根据设计的结构和功能实现相应的数字电路。 第五步,进行验证和调试。在设计完成后,需要进行仿真验证和调试工作,以保证设计的正确性和稳定性。 总的来说,设计RISC-V处理器需要掌握计算机体系结构、数字电路原理和基础编程知识,需要进行详细、全面的规划和设计设计过程中需要不断地验证和调整,确保设计的正确性和稳定性,最终完成一个高质量且符合需求的处理器设计
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值