Programming Note

初学VHDL，对一些问题总是感到困惑。比如，同样的赋值语句，在什么场合是并行的，什么时候又是顺序的？信号与变量有什么区别，为什么在PROCESS 里，对信号赋值的结果要等到进程挂起才起作用，而变量赋值却立刻起作用？其实，从语句产生的电路这个角度，可以更深刻地理解这些问题，下面是我自己摸索的一些理解方法，有不妥之处请大虾们指正！1、赋值语句。    同样a     a) 如果a     b) 如果是

 串口即通用异步收发器（UART，Universal Asynchronous Receiver Transmitter）。UART很早以前做的一个协议，做的细节有的记的不太清了，最近又用到它了，不过当时做完就做成模块了直接用的！做个总结可能以后还要再改！发送部分：1：数据线空闲时呈现为高或“1”状态。2：发送起始位的逻辑位“0”。3：发送8个数据位，先发送数据的最