整理MTK dsi.PLL_CLOCK配置

最新推荐文章于 2024-10-31 17:35:52 发布

代码很单纯，复杂的是人。

最新推荐文章于 2024-10-31 17:35:52 发布

阅读量5.2k

点赞数 3

CC 4.0 BY-SA版权

分类专栏： Linux硬件驱动示例

本文链接：https://blog.youkuaiyun.com/zuoyioo7/article/details/79021459

Linux硬件驱动示例专栏收录该内容

8 篇文章

订阅专栏

本文详细介绍了DSI（Display Serial Interface）在不同模式下数据速率的计算方法，并提供了具体的计算实例。同时，文中还解释了如何根据计算出的数据速率来设置Clock频率。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

DSI采用的是双边采样，则clk等于数据速率的一半，也就是说一个clk周期内传送2位，所以你计算出来的值还要除以2
根据mtk faq的计算公式，是这样的：

1、DSI vdo mode下的数据速率data_rate的大致计算公式为：
Data rate= (Height+VSA+VBP+VFP)*(Width+HSA+HBP+HFP)* total_bit_per_pixel*frame_per_second/total_lane_num

2、DSI cmd mode下的数据速率data_rate的大致计算公式为：
Data rate= width*height*1.2* total_bit_per_pixel*frame_per_second/total_lane_num

每线 clk = Data rate/2;

Data Rate，即Data Lane上数据传输速率，在VDO MODE中计算公式如下：

Data Rate = ((height + vsa + vbp + vfp) * (width + hsa + hbp + hfp) *
	bits_per_pixel * frames_per_second) / data_lanes

例如：

Data Rate = ((960 + 4 + 16 + 16) * (540 + 4 + 40 + 40) * 24 * 60) / 2 = 418798080

即Data Rate约为420MHz

而dsi在clock的上升沿和下降沿都会采集数据，所以在计算clock时应为Data Rate的一半，对应前面的420MHz，那么clock应设置为210MHz（注意在计算clock时，clock * 2应比Data Rate稍大）。

那么在mtk平台上应该如何设置clock的频率呢？有两种方式，一是通过配置3个参数得到（6582 kk平台），二是直接设置clock频率（推荐第二种）。
第一种方式，通过分频倍频计算：

params->dsi.pll_div1 = 1;	/* 配置0,1,2,3时对应的div1_real为1,2,4,4 */
params->dsi.pll_div2 = 1;	/* 配置0,1,2,3时对应的div2_real为1,2,4,4 */
params->dsi.fbk_div = 30;	/* 范围是0~63 */

那么输出频率计算公式如下：

(26MHz * (fbk_div + 1) * 2) / (div1_real * div2_real) = (26 * 31 * 2) / (2 * 2) = 403。

那么这种方式实际上计算出来是的Data Rate，即mtk手册上所说的BRPL（Bits Rate Per Lane）。

第二种方式：

params->dsi.PLL_CLOCK = 210MHz;

从代码看来，实际上他们最后都是通过设置DSI_PLL_CON0和DSI_PLL_CON2寄存器来实现的。

参考文档：MT6582_LCM_Porting_Guide_DSI_V1.0.pptx.pdf
	MTK_on_line_FAQ_SW_ALPS_20141031.pdf