自控094-优快云博客

原创紫光 FPGA固化RAM位置的操作流程

6. 修改工程配置，在project setting 下，勾选 "override.pcf"，这样下次编译的时候，编译软件就会将fdc文件中约束的RAM固化位置的约束拿来编译版本用。3. 将【2】中的txt文件中的内容全选复制粘贴到pcf文件的最后面，然后保存pcf文件。pcf文件路径一般在工程的 device_map路径下。5. 将转换完成后的ram_fdc.txt文件打开，将DRAM的约束拷贝出来，粘贴到工程的fdc文件末尾即可。4. 将pcf文件转为fdc文件，采用如下命令即可。

2024-09-29 15:45:10 696

原创 TCL脚本--------ping包上下电测试脚本

TCL脚本---------网络设备上下电后端口速率切换+ping包测试

2022-12-21 10:10:13 595

原创 ping包脚本

tcl ping包脚本

2022-10-30 16:35:54 372

原创 vivado不支持的FLASH器件怎么支持？

在vivado的安装路径下，/Vivado/2018.2/data/xicom/xicom_cfgmem_part_table.csv文件，进入之后，照猫画虎，添加需要支持的Flash器件即可

2021-07-10 16:28:43 4356 3

原创开发FPGA常用网站

1. opencore2. verysource3. xilinx.com官网4. eetop

2019-10-31 19:00:07 487

原创 IES仿真时报错解决方法之-----irun: *E,ELBERR: Error during elaboration (status 2), exiting.

"ncelab: *F,CUMSTS: Timescale directive missing on one or more modules.irun: *E,ELBERR: Error during elaboration (status 2), exiting.仿真时如果提示这样的错误，主要的原因是一部分module中指定了timescale，一部分没有指定，解决办法是给所有module都指...

2019-10-31 14:17:12 8906 2

原创音频标准AES的一点理解

本文参考了文献：季小俊. 基于FPGA的SDI音频加解嵌设计[D]. 2016.1. 概要AES 的三个标准采样率是 32kHz、44.1kHz、48kHz，演播室应用优先选择48kHz 取样且时钟同步于视频信号的音频，本文为 48kHz 同步音频。它同时提供2 个声道的音频数据，量化精度多采用 20 比特或者 24 比特，不仅仅能够单独的传输单声道或者立体音频信息，同时也能够附带时钟...

2018-12-23 22:38:09 11966

原创 ERROR: [Common 17-70] Application Exception: CORE_LOCATION mismatch

今天在使用vivado 2018.2版本进行xilinx K7 FPGA调试时，当烧写了带有debug核的BIT文件之后，想要抓取数据，提示ERROR: [Common 17-70] Application Exception: CORE_LOCATION mismatch弄了好久之后，发现，重启vivado就可以解决该问题；最好在关闭vivado之后，通过任务管理器查看一下是否彻底关...

2018-11-23 18:06:14 13439 2