zikong094的博客

6. 修改工程配置，在project setting 下，勾选 "override.pcf"，这样下次编译的时候，编译软件就会将fdc文件中约束的RAM固化位置的约束拿来编译版本用。3. 将【2】中的txt文件中的内容全选复制粘贴到pcf文件的最后面，然后保存pcf文件。pcf文件路径一般在工程的 device_map路径下。5. 将转换完成后的ram_fdc.txt文件打开，将DRAM的约束拷贝出来，粘贴到工程的fdc文件末尾即可。4. 将pcf文件转为fdc文件，采用如下命令即可。

在vivado的安装路径下，/Vivado/2018.2/data/xicom/xicom_cfgmem_part_table.csv文件，进入之后，照猫画虎，添加需要支持的Flash器件即可

1. opencore2. verysource3. xilinx.com官网4. eetop

"ncelab: *F,CUMSTS: Timescale directive missing on one or more modules.irun: *E,ELBERR: Error during elaboration (status 2), exiting.仿真时如果提示这样的错误，主要的原因是一部分module中指定了timescale，一部分没有指定，解决办法是给所有module都指...

今天在使用vivado 2018.2版本进行xilinx K7 FPGA调试时，当烧写了带有debug核的BIT文件之后，想要抓取数据，提示ERROR: [Common 17-70] Application Exception: CORE_LOCATION mismatch弄了好久之后，发现，重启vivado就可以解决该问题；最好在关闭vivado之后，通过任务管理器查看一下是否彻底关...