简记_静电放电抗扰度(ESD)知识点(一)

1.标准

  GB：GB/T 17626.2    IEC：IEC61000-4-2

2.实验波形   

3.静电放电波形参数

 4.测试等级

 5.RS485接口防护

该器件具有7V和12V不对称的工作电压，ESD： SDT23C712L02（君耀电子）

6.ESD干扰的机理

ESD电压是以参考接(大)地板为基准，因此形成共模干扰电流；

两个导体间电压大于它们之间的空气或绝缘介质的击穿电压时，就会产生放电现象，产生电弧，1~10ns内，电流达到几十A甚至100A；

空气放电，会放电致距离最近的导体；

Tips：爬电距离的定义：沿绝缘体表面的最短距离。电弧通过介质的表面比通过空气传播得更远；

ESD的影响：

• 损坏器件
• 流经导体上产生电压脉冲，dv=L*di/dt
• 产生1~500MHz的强 瞬变磁场 ，感性耦合到临近的每一个布线回路
• 电磁场会耦合到长的信号线上（等效为天线）

任何用户可以接触到的点均需要测试；

7.ESD处置措施

7.1、通过绝缘阻断放电现象

空气隙够宽，爬电距离够大，能阻断静电放电（含二次放电）现象；

6mm爬电距离 ~ ±8kV空气放电，10mm爬电距离 ~ ±15kV空气放电；

加大距离也能弱化静电产生的电磁场的影响；

7.2、通过屏蔽防止ESD

利用金属机箱或屏蔽罩可以阻止ESD电弧影响以及相应的电磁场；对于接大地的机箱，爬电距离≥2.2mm，可以防止二级电弧；

PCB上设计静电引导PE线（ESD的放电棒）；

机箱设计tips：开孔，孔径≤20mm，槽长≤20mm，孔比槽好，减少孔缝，开槽方向与ESD电流流向平行；

PCB边缘走一圈PE线（宽>2.5mm），圈开缺口，避免形成闭环。

7.3、通过良好的塔接与接大地泄放掉ESD电流

预计产品中ESD电流流过的路径；

设计低阻抗泄放通路（短而宽的带状导体，长宽比<5:1，3:1更优），通过大地泄放，电容也是高频电流通路。需减小路径中的寄生电感，敏感电路远离泄放路径。

7.4、通过良好的PCB布局布线弱化ESD的影响

环路、悬空的导线（天线）、寄生电感、分布电容，会接收ESD的影响；

减小环路面积，避免悬空的导线，减小地平面阻抗、减小走线电感、加大布线间距（减小分布电容）等主要措施

详细的设计注意事项，后续会单独写一篇文章。

7.5、做好IO接口的ESD防护

电缆拔插会产生瞬态的冲击电流与电压，被拔插的电缆上常带有静电荷；

用到的器件，齐纳管、肖特基二极管、TVS、ESD、电阻、电容、PCB上设计放电尖等；

也可能用到磁珠、共模电感等；