【HDL系列】乘法器(6)——Radix-4 Booth乘法器

最新推荐文章于 2024-09-12 08:31:28 发布

纸上谈芯

最新推荐文章于 2024-09-12 08:31:28 发布

阅读量1.6w

点赞数 28

分类专栏：纸上谈芯文章标签：芯片 Booth乘法器 IC设计 Wallace

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/zhouxuanyuye/article/details/106366316

版权

本文介绍了Radix-4 Booth乘法器的原理，相较于基2 Booth乘法器，它能减少部分累积和的数量，提高乘法效率。内容包括基4 Booth编码的详细解释，以及一个16比特有符号数并行阵列乘法器的Verilog设计，涉及Wallace树、CSA和行波进位加法器。文章还讨论了设计中的优化空间，如部分和生成、符号位扩展、Wallace树结构和加法器的选择，并提及了流水线技术的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

目录

一、Radix-4 Booth乘法器原理

二、Verilog设计

一、Radix-4 Booth乘法器原理

上文中介绍了基2 Booth乘法器，本文继续介绍基4 Booth乘法器。

对于N比特数B来说：

N比特数B，将其展开，其中B-1=0：

基2 Booth表示为：

其基系数为：

基4 Booth乘法器的基系数为：

所以，上式B可以重写为如下式(位宽为偶数)：

将A与B相乘，则：

最低0.47元/天解锁文章

评论 16

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。