【HDL系列】乘法器(4)——图解Wallace树

最新推荐文章于 2025-01-19 16:55:25 发布

纸上谈芯

最新推荐文章于 2025-01-19 16:55:25 发布

阅读量9.4k

点赞数 21

分类专栏：纸上谈芯文章标签： Wallace树乘法器加法器

本文链接：https://blog.youkuaiyun.com/zhouxuanyuye/article/details/105543551

版权

本文介绍了Wallace树的概念，它是一种高效的加法树结构，常用于加速乘法器的计算。通过将加数分组并同时计算，Wallace树能够减少计算时间。文章详细讲解了8*8比特的阵列乘法器如何利用Wallace树结构，并提供了Verilog设计步骤，包括创建加法器和构建Wallace结构。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、Wallace树

二、Verilog设计

一、Wallace树

1963年，C.S.Wallace提出的一种高效快速的加法树结构，被后人称为Wallace树。其基本思想如下在其文章中描述如下：

Assuming that all summands are generated simultaneously the best possible first step is to group the summands into threes, and introduce each group into its own pseudoadder, thus reducing the count of numbers by a factor of 1.5 ( or a little less, if the number of summands is not multiple of three). The best possible second step is to group the numbers resulting from the first step into threes and again add each group in its own pseudoadder. By continuing such steps until only two numbers remain, the addition is completed in a time proportional to the logarithm of the number of summands.

简单地讲即许多个加数求和，每3个加数分为一组，压缩至2个加数，循环往复。参考往期文章《进位保存加法器原理与设计》：https://zhuanlan.zhihu.com/p/102387648

以下是加数W1-W39的Wallace结构例子：