【HDL系列】乘法器(1)——乘累加乘法器

最新推荐文章于 2024-03-04 16:42:08 发布

纸上谈芯

最新推荐文章于 2024-03-04 16:42:08 发布

阅读量5.1k

点赞数 3

分类专栏：纸上谈芯文章标签：乘法器乘累加乘法器数字IC设计

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/zhouxuanyuye/article/details/105008129

版权

本文介绍了数字IC设计中的乘法器，特别是乘累加乘法器的工作原理。内容包括数的二进制表示、乘法范围、乘法竖式计算以及乘累加乘法器的结构和实现，强调了乘法器的本质是加法器的累加。在Verilog设计中，乘法可以通过直接使用“*”操作符来实现，同时提到了串行乘法器的时间延迟与面积效率。文章最后预告了下期将讨论阵列乘法器。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

目录

一、数的表示及乘法的范围

二、乘法竖式计算

三、乘累加乘法器

一、数的表示及乘法的范围

对于n比特数B，其二进制数转换为有符号十进制整数的公式如下：

当B>=0，B的第n-1比特为0，则B可用下式表示：

设n=4，“5”的二进制位为0101,则5 = 1*4 + 1*1。

当B<0时，B的第n-1比特为1，B已为补码表示。

所以-|B|表示如下：

综上所述，有符号数与无符号与十进制的转换表示可统一为如下格式：

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。