FFT 9.0 IP的configure 信息进不去

最新推荐文章于 2024-08-09 09:04:49 发布

zhangduojia

最新推荐文章于 2024-08-09 09:04:49 发布

阅读量752

点赞数

CC 4.0 BY-SA版权

分类专栏： zynq7000_IP_Core fpga 问题备注

本文链接：https://blog.youkuaiyun.com/zhangduojia/article/details/73435491

fpga 同时被 3 个专栏收录

40 篇文章

订阅专栏

zynq7000_IP_Core

12 篇文章

订阅专栏

问题备注

5 篇文章

订阅专栏

本文探讨了在仿真过程中遇到的从module引出的信号呈现高阻态的问题，并分享了解决方案。通过检查RTL视图确认configure信号的有效性，发现前几次仿真能够正确捕获信号，但最后一次仿真未能抓取到该信号。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

问题：部分代码如下，仿真时从module引出的信号却是高阻态（ZZ）：

parameter [7:0] config_tdata = 8'd1;
parameter config_tvalid = 1'd1;

reg [7 : 0]     s_axis_config_tdata = config_tdata     ;
reg              s_axis_config_tvalid = config_tvalid;
    
xfft_IP XFFT_IP_U1 (
  .aclk                            (aclk),                       // input wire aclk
  .s_axis_config_tdata            (s_axis_config_tdata),        // input wire [7 : 0] s_axis_config_tdata
  .s_axis_config_tvalid            (s_axis_config_tvalid),       // input wire s_axis_config_tvalid

已解决，RTL视图可以看到configure是有效的，前3个仿真是可以抓到configure信号的，只是最后一个仿真抓不到configure信号。