zgezi的博客

AHB APB和AXI总线是在目前的SOC中经常用的总线结构，他们之间的差异主要有一下方面。 AHB主要是针对高效率、高频宽及快速系统模块所设计的总线，它可以连接如微处理器、芯片上或芯片外的内存模块和DMA等高效率模块。   APB主要用在低速且低功率的外围，可针对外围设备作功率消耗及复杂接口的最佳化。APB在AHB和低带宽的外围设备之间提供了通信的桥梁，所以APB是AHB...

eFlash控制器设计一、功能概述：1.1 功能框图1.2 顶层接口信号描述：1.3 顶层Veilog实现二、各模块详细描述2.1 Flash AHB 接口模块2.1.1 信号描述2.1.2 寄存器地址及功能描述2.1.3 Verilog 实现2.2 Flash 控制模块2.2.1 FLash操作时序a.读操作时序b.写操作时序：c.页擦操作时序：d.块擦除操作时序：2.2.2 状态转换图及状态描述2.2.3 信号描述2.2.4 Verilog实现一、功能概述：eFlash（embedded Flash

sd_if 模块控制寄存器介绍信号描述verilog 实现AHB 总线接口功能模块，CPU通过驱动软件对SD HOST控制器进行访问。(内含控制寄存器，CPU通过配置寄存器，对控制器的各个模块进行控制)功能：1、AHB slave接口，允许CPU访问，控制sd_host的运行方式；2、同步逻辑，SD域产生的信号同步到AHB域供软件判断；控制寄存器介绍DMA_CTRL_ADDR寄存器：Size：32bisAddress Offset：0x44Read/write access：read/w

SD-Host DMA模块状态图：信号描述：Verilog 实现数据搬移模块:和AHB总线、FIFO连接。将总线数据搬移到FIFO再送入sd card，或者从FIFO中读出数据送到目标地址（这里DMA有做master），做slave时通过对DMA控制寄存器的配置，进行数据的操作。fifo读完一个bk 的sd card 数据就会让DMA来搬移，搬移到dma_address。状态图：信号描述：signalsI/OWidthformtoDeclarationhclkinp

SD-Host 数据控制模块SD_DATA_FSM状态转换图信号描述verilog实现sd_data_send_shift_register信号描述verilog 实现sd_data_receive_shift_register信号描述verilog实现SD_DATA_FSM数据发送/接收控制模块，根据输入的控制信号，进行状态机的跳转判定，以控制sd_data_send_shift_register和sd_data_receive_shift_register模块进行符合SD协议的数据处理过程。状态转

命令控制部分包括以下几个模块：sd_cmd_fsm模块:命令操作控制模块；sd_cmd_send_shift_register:根据cmd_state对命令发送进行控制；sd_cmd_receice_shift_register：根据cmd_state对命令相应的接收进行控制；sd_cmd_fsm命令发送及命令响应接收控制模块，根据输入的控制信号，进行状态机的跳转进行判定，以控制sd_cmd_send_shift_register和sd_cmd_receive_shift_register模块进行

hclk的分频电路，作为HOST模块时钟输入。功能： 1、允许软件干预时钟分频（in_sd_clk_enable）：是否输出时钟、频率与参考时钟关系；2、允许硬件干预时钟处理（hw_stop_clk） ：是否输出时钟、频率与参考时钟关系；信号描述：SignalsI/OWidthfromtoDeclarationhclkinput1AHB bus时钟信号hrst_ninput1AHB bus复位信号in_clk_dividerinp

目录摘要二级目录三级目录摘要随着SoC芯片复杂度的提高，IP核复用(Intellectual Property Core Reuse)技术开始成为当今SoC设计中的一个热点，它可以使设计者专注于 整个系统的设计，充分利用已有资源，提高设计速度，降低芯片开发成本。为了满足SoC芯片对SD卡(Secure Digital Card)高速存取数据的要求，设计了基于高 速AHB(Advanced High Performance Bus)总线并支持DMA(Direct Memory Access)传输的SD控

目录AHB-SRAMC介绍具体模块设计ahb_slave_if信号描述Verilog实现sram_core信号描述verilog实现AHB-SRAMC介绍SRAM在整个系统中作为缓存，SRAM控制器实现SRAM存储器与AHB总线的数据信息交换，其一端连接AHB总线，另一端连接SRAM（8k*8两个bank），将AHB总线上的读写操作转换成标准的SRAM读写操作（将控制信号和地址信号及数据信号进行转化，并将其发送给相应的SRAM存储器，进行实际的数据存取）。AHB-SRAMC设计规格：支持8位、1