多层高速PCB设计学习笔记（二）基本设计原则及ESD、EMC分析

已于 2024-11-04 00:07:09 修改
阅读量2.3k 收藏 22
点赞数 4
CC 4.0 BY-SA版权
分类专栏： 硬件电路学习 文章标签： 学习 嵌入式硬件 硬件架构
于 2022-11-04 17:07:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/zerokingwang/article/details/127669689

系列文章目录

多层高速PCB设计学习（一）初探基本知识（附单层设计补充）

多层高速PCB设计学习笔记（二）基本设计原则及EMC分析

多层高速PCB设计学习笔记（三） GND的种类及PCB中GND布线实战

多层高速PCB设计学习笔记（四）四层板实战（上）之常见模块要求

多层高速PCB设计学习笔记（五）四层板实战（下）之阻抗控制计算（SI9000）

目录

前言

了解本专栏 订阅专栏 解锁全文 超级会员免费看
多层高速PCB设计学习笔记（四）四层板实战（上）之常见模块要求
贾saisai的博客
02-07 4725
D5和D6是SMBJ3.3A二极管，在电路中和其他元件是并联关系，SMBJ二极管是瞬态二极管简称TVS，当TVS 二极管的两极受到反向瞬态高能量冲击（所以这里要反接）时，它能以10的负12次方秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。ESD静电二极管主要是作用在被保护设备的关键引脚上，如各种高速信号端口，其正极连接到信号引脚的公共端，负极则接被保护的引脚，起泄放静电作用；
七.PCB设计学习笔记
csy17729158342的博客
08-26 2669
PCB布局核心原则：就是从空间、传导因素考虑，避免不同电路之间相互干扰！信号流向“一”字布局原则——沿信号流向直线放置，避免U、Z型；电源回路要流畅，避免交叉
多层高速PCB设计不得不知道的那些事。1：多层板的设计原则
m0_49011926的博客
07-21 1565
1.1 5-5原则 所谓的五五原则，其实是印制板层数选择规则，即时钟频率到 5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是 一般的规则，有的时候出于成本等因素的考虑，采用双层板结 构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。 1.2 20H原则 20H原则的主要目的是为了抑制电源辐射，我们都知道电场具 有边缘效应，就像在电容边缘的电场是不均匀的，所以为了避 免电源的边缘效应电源层要相对地层内缩20H，不过一般按照 经验值GND层相对板框内缩20mil，PWR层相对板框内层
多层高速Pcb设计笔记一
waoshiwerr的博客
08-02 302
多层高速Pcb设计笔记一 前言： 什么时候我们需要进行多层pcb的设计，大家看到我们的标题多层高速pcb，很鲜明即高速即多层。一旦我们我设计的电路达到高频，那么我们设计PCB的时候必然需要进行叠层的设计和走线的设计 一.3个基本原则 首先我们介绍 三个基本原则。 1.5-5原则 所谓的五五原则，其实是印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。
浅谈高速PCB设计
Inspire
03-07 9309
最近笔者有幸设计了一款多层的高速PCB，虽然笔者之前设计过无数的低速PCB板其中不乏一些多层板，但是对于高速PCB还是第一次，为此笔者也是下了一番功夫，在网上看了各种帖子，去图书馆借了一堆书，研究了一段时间，总结出了一些笔者认为比较有用的东西，今天笔者就给大家来分享一下有关于高速PCB上走线的阻抗计算问题。
高速PCB设计
weixin_33971977的博客
05-31 332
（一）、电子系统设计所面临的挑战 　　随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。　　当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路...
高速电路PCB设计
04-03
高速电路设计指导，关于电路信号完整性、电源完整性和电磁兼容的电路设计指导以及PCB设计经验
五. 防护设计学习笔记
csy17729158342的博客
08-18 2749
静电：TVS管频率越高，结电容越小，信号端口注意工作频率；静电上升沿比较短，TVS 的一小段走线就能引起很高的电压 ，走线越长感量越大，地回路越大，地阻抗越大，影响EMC。防雷布线主要和线宽有关系。...
华硕主板针脚电磁兼容性：设计中的电磁安全，专家级考量
!... # 摘要 本文综述了电磁兼容性（EMC）的基础知识、设计原则和在华硕主板设计中的应用案例。首先介绍了EMC的基本概念，随后探讨了实现电磁兼容性的设计原则，这些原则对确保电子设备在复杂电磁环境中稳定运行至关重
高速PCB设计指南
05-26
经典的PCB布线技巧著作，非常值得收藏。
PCB高速线路板设计
05-25
详细介绍PCB高速设计，应该注意的问题,地线如何分布。。。
高速PCB设计指南.pdf
10-06
高速PCB设计指南之一 第一篇 PCB布线 第二篇 PCB布局 第三篇 高速PCB设计 高速PCB设计指南之二 第一篇 高密度(HD)电路的设计 第二篇 抗干扰 第三篇 印制电路板的可靠性设计-去耦电容配置 第四篇 电磁兼容性和PCB设计约束 高速PCB设计指南之三 第一篇 改进电路设计规程提高可测试性 第二篇 混合信号PCB的分区设计 第三篇 蛇形走线有什么作用? 第四篇 确保信号完整性的电路板设计准则 高速PCB设计指南之四 第一篇 印制电路板的可靠性设计 …… 高速PCB设计指南之五 第一篇 DSP系统的降噪技术 第二篇 PowerPCB在印制电路板设计中的应用技术 第三篇 PCB互连设计过程中最大程度降低RF效应的基本方法 高速PCB设计指南之六 第一篇 混合信号电路板的设计准则 第二篇 分区设计 …… 第六篇 RF产品设计过程中降低信号耦合的PCB布线技巧 高速PCB设计指南之七 …… 高速PCB设计指南之八 ……
多层板与高速PCB设计.pdf
09-13
课题内容 EMC与PCB 合理的层数及层叠 如何规划信号流向(实例操作) 预布局处理 各种电路模块的布局布线原则和技巧(实例操作) 电源/地的处理(实例操作) ESD处理方法和技巧(实例操作) PCB设计中的EMI处理(实例操作) High Speed验证及DFM处理(实例操作) 输出生产文件(实例操作)
多层高速PCB设计学习（一）初探基本知识（附单层设计补充）
贾saisai的博客
11-03 4571
简单学会两层板的设计方法，想学习四层板以及多层板的设计方法，立创EDA上有开源的四层板的四旋翼飞机的主板，所以之后实践模仿设计一个小四旋翼飞机。
高速 PCB 设计技巧和指南
jkh920184196的博客
09-01 983
也就是说，我们需要根据所选的 PCB 叠层和结构调整走线的宽度，以提供一定的传输线阻抗。第一个是信号完整性 (SI)，以及与走线间距引起的串扰、阻抗不匹配引起的反射、信号衰减以及振铃等问题相关的问题。举例来说，假设我们的设计中有一个 100 MHz 的时钟信号，并天真地认为这是我们系统中最高的频率。结果发现，问题实际上不是时钟信号的基频为 100 MHz，而是我们的设计问题来自这个近方波时钟信号的上升和下降时间。对于交流信号，任何高于几 kHz 的信号，返回路径实际上都位于参考平面下方信号迹线的正下方。
高速PCB设计指南7——高速 PCB 布局设计
weixin_67907028的博客
02-22 2111
高速PCB中的布局设计，包括高速板的元件封装设计和焊盘形状设计、元件布局策略、布局规则、终端电阻放置、元件方向控制、电路的分区、以及高速布线测策略、各种过孔介绍等等
【高速PCB电路设计】1.高速PCB设计概述
热门推荐
不僈的博客
07-03 1万+
高速PCB层叠、布板、布线、仿真叠层概述
【亲测免费】 高速PCB设计指南：助你成为PCB设计高手
gitblog_06691的博客
10-31 437
高速PCB设计指南：助你成为PCB设计高手 【下载地址】高速PCB设计指南下载分享 高速PCB设计指南下载 项目地址: https://gitcode.com/Open-source-documentation-tutorial/...
stm32f103c8t6PCB图
最新发布
03-25
<think>好的，用户想了解STM32F103C8T6的PCB图，我需要先明确用户的需求。首先，这个用户可能是刚开始学习STM32的开发者，或者是需要设计一个基于该微控制器的电路板。他们可能需要了解如何布局元件、走线、电源管理等。 接下来，我应该考虑STM32F103C8T6的主要特点，比如它是基于Cortex-M3内核，有48引脚，64K Flash，20K RAM，以及各种外设接口。这些特性会影响PCB设计，比如需要为USB、CAN、SPI、I2C等外设留出引脚，并确保信号完整性。 用户可能对PCB设计的基础部分感兴趣，比如原理图设计。需要提到关键部分，如电源电路、晶振电路、复位电路、调试接口（如SWD）、外设接口等。电源部分要区分模拟和数字电源，使用去耦电容。晶振部分要注意布局靠近MCU，减少干扰。 然后是PCB布局的要点。微控制器的位置应放在中心，方便走线。电源部分要远离敏感信号，晶振尽量靠近MCU，使用地平面屏蔽。外设接口根据实际应用放置，比如USB靠近板边，方便连接。 布线方面，电源线要加宽，高频信号线短且直，避免直角走线。地线要完整，多层板的话最好有专门的地层。去耦电容靠近电源引脚，复位线避免干扰。 设计检查也很重要，需要检查电气连接是否正确，信号完整性，电源稳定性，散热，以及是否留有余地供测试点。 可能用户遇到的问题包括EMI干扰、电源噪声、信号反射等，需要给出解决方案，比如合理布局、滤波电容、阻抗匹配等。 最后，建议用户参考官方资料，如数据手册、参考设计，使用EDA工具，并学习PCB设计规范。可能需要推荐一些工具，比如Altium Designer、KiCad等，以及学习资源。 要确保回答结构清晰，分步骤说明，使用中文，避免专业术语过多，但也要准确。同时，注意LaTeX格式的正确使用，虽然用户的问题中没有涉及数学公式，但按照系统指令，如果有相关内容需要用正确的格式。</think>以下是对STM32F103C8T6芯片PCB设计的关键要点说明，分步骤解析其设计逻辑： ### 一、芯片特性与设计基础 1. **核心参数** - 采用Cortex-M3内核，主频72MHz - 封装形式：LQFP48（7×7mm） - 关键接口：USB 2.0、CAN、SPI×2、I2C×2、USART×3 2. **最小系统需求** $$ V_{DD} = 2.0-3.6V \quad (典型3.3V) $$ $$ 外部晶振范围：4-16MHz（常用8MHz） $$ ### 二、原理图设计规范 1. **电源电路** - 采用星型拓扑结构，分离数字/模拟供电 - 典型配置： $$ C_{decoup} = 100nF \times4 + 10μF \times1 $$ - 加入TVS二极管防护（ESD敏感场合） 2. **时钟电路** - 主晶振布局需满足： $$ 走线长度 \leq 20mm $$ $$ 与MCU距离 \leq 10mm $$ - 匹配电容计算： $$ C_{load} = 2 \times C_{stray} + C_{pin} $$ 3. **调试接口** ```plaintext SWD标准接口： SWDIO -- PA13 SWCLK -- PA14 RESET -- NRST ``` ### 三、PCB布局策略 1. **分层规划建议** | 层序 | 功能 | 厚度 | |------|---------------------|--------| | 1 | 信号层（顶层） | 0.5oz | | 2 | GND平面（完整地） | 1oz | | 3 | 电源层（分割） | 1oz | | 4 | 信号层（底层） | 0.5oz | 2. **关键元件布局原则** - 去耦电容距电源引脚 ≤ 3mm - 晶振区域禁止走线（保持净空区） - USB接口差分对长度误差 ≤ 150mil ### 四、布线实施要点 1. **信号完整性控制** - 高速信号线（如SWD）阻抗控制： $$ Z_0 = 50Ω \pm10\% $$ - 时钟线包地处理（每100mil添加过孔） 2. **电源布线规范** - 主电源线宽 ≥ 20mil（1oz铜厚） - 采用π型滤波结构： $$ L_{filter} = 10μH \quad C_{in}=C_{out}=10μF $$ ### 五、典型设计问题与对策 1. **复位异常** - 现象：上电复位不稳定 - 解决方案： $$ R_{pull-up} = 10kΩ \quad C_{delay} = 100nF $$ 2. **USB枚举失败** - 检查要点： - 差分对阻抗匹配（90Ω±10%） - DP引脚上拉电阻1.5kΩ连接 ### 六、设计验证流程 1. **电气特性测试** - 休眠电流验证： $$ I_{stop} < 10μA \quad (V_{DD}=3V) $$ - 信号边沿测试： $$ t_r/t_f \leq 5ns \quad (@10MHz) $$ 2. **EMC优化措施** - 在IO口串联22Ω电阻 - 关键信号线添加磁珠滤波： $$ Z_{100MHz} \geq 100Ω $$ 建议结合ST官方提供的$UM0427$设计指南和$AN4488$应用笔记进行深入验证，使用Altium Designer的SI/PI分析工具辅助信号完整性优化。实际设计中需特别注意LQFP48封装的0.5mm引脚间距带来的焊接工艺要求。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值