ARM GICv3 GIC代码分析

最新推荐文章于 2024-09-25 14:54:45 发布
最新推荐文章于 2024-09-25 14:54:45 发布
阅读量7.5k 收藏 50
点赞数 4
分类专栏： 中断子系统 文章标签： GICv3 interrupt-controller arm gic gic初始化 linux
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/yhb1047818384/article/details/87561438
版权

前言

在前一篇博文（ARM GICv3中断控制器）中， 介绍了GIC的一些基本概念，本文主要分析了linux kernel中GIC v3中断控制器的代码(drivers/irqchip/irq-gic-v3.c)

linux kernel版本是linux 4.19.29, 体系结构是arm64.

GICv3 DTS设备描述

首先，在讨论GICv3驱动代码分析前，先看下GICv3在DTS里是怎么定义的。
一个gicv3定义的例子

gic: interrupt-controller@2c010000 {
                compatible = "arm,gic-v3";               
                #interrupt-cells = <4>;                   
                #address-cells = <2>;
                #size-cells = <2>;
                ranges;
                interrupt-controller;
                redistributor-stride = <0x0 0x40000>;   // 256kB stride
                #redistributor-regions = <2>;
                reg = <0x0 0x2c010000 0 0x10000>,       // GICD
                      <0x0 0x2d000000 0 0x800000>,      // GICR 1: CPUs 0-31
                      <0x0 0x2e000000 0 0x800000>;      // GICR 2: CPUs 32-63
                      <0x0 0x2c040000 0 0x2000>,        // GICC
                      <0x0 0x2c060000 0 0x2000>,        // GICH
                      <0x0 0x2c080000 0 0x2000>;        // GICV
                interrupts = <1 9 4>;

                gic-its@2c200000 {
                        compatible = "arm,gic-v3-its";
                        msi-controller;
                        #msi-cells = <1>;
                        reg = <0x0 0x2c200000 0 0x20000>;
                };

                gic-its@2c400000 {
                        compatible = "arm,gic-v3-its";
                        msi-controller;
                        #msi-cells = <1>;
                        reg = <0x0 0x2c400000 0 0x20000>;
                };
        };

GICv3 初始化流程

1. irq chip driver声明

IRQCHIP_DECLARE(gic_v3, "arm,gic-v3", gic_of_init);

定义IRQCHIP_DECLARE之后，相应的内容会保存到__irqchip_of_table里边。

#define IRQCHIP_DECLARE(name, compat, fn) OF_DECLARE_2(irqchip, name, compat, fn)

#define OF_DECLARE_2(table, name, compat, fn) \ 
        _OF_DECLARE(table, name, compat, fn, of_init_fn_2)

#define _OF_DECLARE(table, name, compat, fn, fn_type)            \ 
    static const struct of_device_id __of_table_##name        \ 
        __used __section(__##table##_of_table)            \ 
         = { .compatible = compat,                \ 
             .data = (fn == (fn_type)NULL) ? fn : fn  }

__irqchip_of_table在vmlinux.lds文件里边被放到了__irqchip_begin和__irqchip_of_end之间

#ifdef CONFIG_IRQCHIP
    #define IRQCHIP_OF_MATCH_TABLE()                    \
        . = ALIGN(8);                           \
        VMLINUX_SYMBOL(__irqchip_begin) = .;                \
        *(__irqchip_of_table)                       \
        *(__irqchip_of_end)
#endif

__irqchip_begin和__irqchip_of_end的内容被drivers/irqchip/irqchip.c文件读出并根据其在device tree里边的内容进行初始化。

2. gic_of_init流程

static int __init gic_of_init(struct device_node *node, struct device_node *parent)
{
	void __iomem *dist_base;
	struct redist_region *rdist_regs;
	u64 redist_stride;
	u32 nr_redist_regions;
	int err, i;

	dist_base = of_iomap(node, 0);                 ------------- (1)
	if (!dist_base) {
		pr_err("%pOF: unable to map gic dist registers\n", node);
		return -ENXIO;
	}

	err = gic_validate_dist_version(dist_base);        --------------- (2)
	if (err) {
		pr_err("%pOF: no distributor detected, giving up\n", node);
		goto out_unmap_dist;
	}

	if (of_property_read_u32(node, "#redistributor-regions", &nr_redist_regions))   ------- (3)
		nr_redist_regions = 1;

	rdist_regs = kcalloc(nr_redist_regions, sizeof(*rdist_regs),
			     GFP_KERNEL);
	if (!rdist_regs) {
		err = -ENOMEM;
		goto out_unmap_dist;
	}

	for (i = 0; i < nr_redist_regions; i++) {   --------- (4)
		struct resource res;
		int ret;

		ret = of_address_to_resource(node, 1 + i, &res);
		rdist_regs[i].redist_base = of_iomap(node, 1 + i);
		if (ret || !rdist_regs[i].redist_base) {
			pr_err("%pOF: couldn't map region %d\n", node, i);
			err = -ENODEV;
			goto out_unmap_rdist;
		}
		rdist_regs[i].phys_base = res.start;      
	}

	if (of_property_read_u64(node, "redistributor-stride", &redist_stride))    ----------- (5)
		redist_stride = 0;

	err = gic_init_bases(dist_base, rdist_regs, nr_redist_regions,
			     redist_stride, &node->fwnode);                  ------------- (6)
	if (err)
		goto out_unmap_rdist;

	gic_populate_ppi_partitions(node);                       -------------- (7)

	if (static_branch_likely(&supports_deactivate_key))
		gic_of_setup_kvm_info(node);     
	return 0;

out_unmap_rdist:
	for (i = 0; i < nr_redist_regions; i++)
		if (rdist_regs[i].redist_base)
			iounmap(rdist_regs[i].redist_base);
	kfree(rdist_regs);
out_unmap_dist:
	iounmap(dist_base);
	return err;
}

(1)映射GICD的寄存器地址空间。 通过设备结点直接进行设备内存区间的 ioremap()，index是内存段的索引。若设备结点的reg属性有多段，可通过index标示要ioremap的是哪一段，只有1段的情况, index为0。采用Device Tree后，大量的设备驱动通过of_iomap()进行映射，而不再通过传统的ioremap。

(2) 验证GICD的版本是否为GICv3 or GICv4。 主要通过读GICD_PIDR2寄存器bit[7:4]. 0x1代表GICv1， 0x2代表GICv2…以此类推。

(3) 通过DTS读取redistributor-regions的值。redistributor-regions代表GICR独立的区域数量（地址连续）。
假设一个64核的arm64 服务器，redistributor-regions=2， 那么64个核可以用2个连续的GICR连续空间表示。

(4) 为一个GICR域 分配基地址。

(5) 通过DTS读取redistributor-stride的值. redistributor-stride代表GICR域中每一个GICR的大小，正常情况下一个CPU对应一个GICR（redistributor-stride必须是64KB的倍数）

(6) 主要处理流程，下面介绍。

(7) 可以设置一组PPI的亲和性。

3. gic_init_bases流程

static int __init gic_init_bases(void __iomem *dist_base,
   			 struct redist_region *rdist_regs,
   			 u32 nr_redist_regions,
   			 u64 redist_stride,
   			 struct fwnode_handle *handle)
{
   u32 typer;
   int gic_irqs;
   int err;
   
   gic_data.fwnode = handle;                                        
   gic_data.dist_base = dist_base;
   gic_data.redist_regions = rdist_regs;
   gic_data.nr_redist_regions = nr_redist_regions;
   gic_data.redist_stride = redist_stride;

   /*
    * Find out how many interrupts are supported.
    * The GIC only supports up to 1020 interrupt sources (SGI+PPI+SPI)
    */
   typer = readl_relaxed(gic_data.dist_base + GICD_TYPER);       ------------- (1)
   gic_data.rdists.gicd_typer = typer;
   gic_irqs = GICD_TYPER_IRQS(typer);
   if (gic_irqs > 1020)
   	gic_irqs = 1020;
   gic_data.irq_nr = gic_irqs;

   gic_data.domain = irq_domain_create_tree(handle, &gic_irq_domain_ops,
   					 &gic_data);           -------------- (2)
   irq_domain_update_bus_token(gic_data.domain, DOMAIN_BUS_WIRED);    ------------- (3)
   gic_data.rdists.rdist = alloc_percpu(typeof(*gic_data.rdists.rdist));
   gic_data.rdists.has_vlpis = true;
   gic_data.rdists.has_direct_lpi = true;

   if (WARN_ON(!gic_data.domain) || WARN_ON(!gic_data.rdists.rdist)) {
   	err = -ENOMEM;
   	goto out_free;
   }

   gic_data.has_rss = !!(typer & GICD_TYPER_RSS);        ------------ (4)
   pr_info("Distributor has %sRange Selector support\n",
   	gic_data.has_rss ? "" : "no ");

   if (typer & GICD_TYPER_MBIS) {               
   	err = mbi_init(handle, gic_data.domain); ------------ (5)
   	if (err)
   		pr_err("Failed to initialize MBIs\n");
   }

   set_handle_irq(gic_handle_irq);            ------------------- (6)

   gic_update_vlpi_properties();            ------------------- (7)

   if (IS_ENABLED(CONFIG_ARM_GIC_V3_ITS) && gic_dist_supports_lpis())
   	its_init(handle, &gic_data.rdists, gic_data.domain);   ------------- (8)

   gic_smp_init();                     ----------(9)
   gic_dist_init();                    ----------(10)
   gic_cpu_init();                     ----------(11)
   gic_cpu_pm_init();                  ----------(12)

   return 0;

out_free:
   if (gic_data.domain)
   	irq_domain_remove(gic_data.domain);
   free_percpu(gic_data.rdists.rdist);
   return err;
}

(1) 确认支持SPI 中断号最大的值为多少，GICv3最多支持1020个中断（SPI+SGI+SPI）.GICD_TYPER寄存器bit[4:0], 如果该字段的值为N，则最大SPI INTID为32（N + 1）-1。 例如，0x00011指定最大SPI INTID为127。

(2) 向系统中注册一个irq domain的数据结构. irq_domain主要作用是将硬件中断号映射到IRQ number。 可以参考[Linux内核笔记之中断映射]

(3) 主要作用是给irq_find_host()函数使用，找到对应的irq_domain。 这里使用 DOMAIN_BUS_WIRED,主要作用就是区分其他domain， 如MSI。

(4) 判断GICD 是否支持rss, rss(Range Selector Support)表示SGI中断亲和性的范围 GICD_TYPER寄存器bit[26], 如果该字段为0，表示中断路由(IRI) 支持affinity 0-15的SGI，如果该字段为1， 表示支持affinity 0 - 255的SGI

(5) 判断是否支持通过写GICD寄存器生成消息中断。GICD_TYPER寄存器bit[16]

(6) 设定arch相关的irq handler。gic_irq_handle是内核gic中断处理的入口函数, 可以参考系列文章 [Linux 内核笔记之高层中断处理]

(7) 更新vlpi相关配置。gic虚拟化相关。

(8) 初始化ITS。 Interrupt Translation Service, 用来解析LPI中断。 初始化之前需要先判断GIC是否支持LPI，该功能在ARM里是可选的。可以参考系列文章[ARM GICv3 ITS介绍及代码分析]。

(9) 该函数主要包含两个作用。 1.设置核间通信函数。当一个CPU core上的软件控制行为需要传递到其他的CPU上的时候，就会调用这个callback函数(例如在某一个CPU上运行的进程调用了系统调用进行reboot）。对于GIC v3，这个callback定义为gic_raise_softirq. 2. 设置CPU 上下线流程中和GIC相关的状态机

(10) 初始化GICD。

(11) 初始化CPU interface.

(12) 初始化GIC电源管理。

参考资料

IHI0069D_gic_architecture_specification

Arm GICv3中断处理模型解析
baron-周贺贺-代码改变世界ctw
04-25 155
Targeted Distribution Model：中断明确发送到一个指定的PE。Targeted List Model：中断发送到多个PE，每个PE独立处理。1 of N Model：中断发送到多个PE，但仅由一个PE实际处理，选择方式由硬件决定。
10-ARM gicv3/gicv4的总结-基础篇
baron-周贺贺-代码改变世界ctw
12-26 5077
gic,gicv2,gicv3,中断控制器,IRQ,FIQ,Serror, 中断，同步异常，异步异常，TF-A,TF-M,ATF,TrustedFirmware,trustzone,TEE,optee,trusty,tlk,lk,armv8,armv9,arm,secureboot,BL31,BL32,BL1,BL2,hypervisor,终端安全,secureboot,security,virtulization
设备树规范及GICv3v4
08-03
IHI0069D_gic_architecture_specification_V3V4.pdf devicetree-specification-v0.2.pdf 资源包含设备树标准规范2017年11月版本及GICv3v4标准的官方资料，学习参考非常好的资源。
中断子系统--硬件层（GICv3）
qq_52353238的博客
08-08 936
硬件层：最下层为硬件连接层，对应的是具体的外设与SoC的物理连接，中断信号是从外设到中断控制器，由中断控制器统一管理，再路由到处理器上； 硬件相关层：这个层包括两部分代码，一部分是架构相关的，比如ARM64处理器处理中断相关，另一部分是中断控制器的驱动代码； 通用层：这部分也可以认为是框架层，是硬件无关层，这部分代码在所有硬件平台上是通用的； 用户层：这部分也就是中断的使用者了，主要是各类设备驱动，通过中断相关接口来进行申请和注册，最终在外设触发中断时，进行相应的回调处理；
GIC v3 详解
柏鑫的博客
09-25 1230
公用的外部设备中断，也定义为共享中断。可以多个Cpu或者说Core处理，不限定特定的Cpu。比如按键触发一个中断，手机触摸屏触发的中断。私有外设中断。这是每个核心私有的中断。PPI会送达到指定的CPU上，应用场景有CPU本地时钟。软件触发的中断。软件可以通过写GICD_SGIR寄存器来触发一个中断事件，一般用于核间通信。LPI是GICv3中的新特性，它们在很多方面与其他类型的中断不同。LPI始终是基于消息的中断，它们的配置保存在表中而不是寄存器。比如PCIe的MSI/MSI-x中断。
ARM处理器 -- 中断控制器GICv3
hello_yj的专栏
07-22 2470
其他安全状态的中断被作为FIQ类型中断、此类异常被带入EL3执行环境，软件切换到EL3环境执行时，需要执行必要的上下文切换。软件分配LPI中断的中断号到Collections，便于高效的移动中断从一个PE到另一个PE。当PE已经在处理一个低优先级的中断时收到一个高优先级的中断信号，此时就有可能发生中断对PE的竞争。SPI、PPI、SGI中断的优先级为8bit，但是LPI的中断优先级只有6bit，低两位通常作为0. LPI也总是被当作Non-Secure Group1 中断。
【GIC】一文看懂GICv3
数字IC/FPGA杂货铺，找一找，或许有你想要的~
01-07 4910
Generic Interrupt Controller
ARM GIC控制器V3.0与V4.0_hardtz9_gic_V2_arm_源码
10-04
ARM GIC（Generic Interrupt Controller，通用中断控制器）是ARM架构中的关键组件，负责处理系统中的中断请求，使得处理器能够高效地响应外部事件。GIC的设计目的是为了提供一个统一的中断管理框架，支持多种中断源...
[gic]-中断虚拟化-Host和Guest的中断处理流程举例(gicv3举例)
baron-周贺贺-代码改变世界ctw
10-24 2817
标签: 虚拟化, hypervisor,virtulization,SPM,EL2,Trustzone,ATF,TF-A,hafnium,中断,异常,ARMV8,ARMV9,ARM,安全,trustedfirmware 说明： 本文讲述的前提是：enable EL2, 不考虑中断被EL3 trapped的情况，以irq/virq进行阐述 背景： 随着时代的发展、科技的进步，安全需求的趋势也越来越明显，ARM也一直在调整和更新其新架构，很多都是和安全相关的。 如下列出了一些和安全相关的架构 ，其中：
ARM GICv3/GICv4的概述 - 嵌入式基础
CodeSageX的博客
09-10 157
以上代码示例中，我们展示了如何初始化和处理GICv3和GICv4中的中断。GIC的第三和第四版本（GICv3和GICv4）引入了一些新的功能和改进，以提供更好的中断处理性能和可扩展性。通过使用ARM GICv3和GICv4，嵌入式系统可以有效地管理和处理中断，提供更好的性能和可扩展性。开发者可以根据具体的需求和系统架构，使用相应的GIC版本，并根据需要进行配置和处理中断。在实际应用中，建议参考ARM提供的文档和相关资料，以确保正确配置和处理GICv3和GICv4中的中断。
GICv3/4 - GIC Architecture Spec解析（转）
weixin_50583899的博客
12-14 1496
一、从功能器件来看 GICv3-4已经开始对虚拟化提供大量支撑，从物理硬件上，按照功能器件可以拆解成：Distributor、ITS、Redistributor、CPU interface的集合： Distributor Distributor连接并负责SPI(Shared Pheripheral Interrupts)中断的优先级和分发，也承载SGI(Software Generated Interrupts)的中断优先级和分发(SGI主要从1个PE发到其他PE，Distributor才能完成这
一文看懂GICV3
firebuffer的专栏
08-14 319
由于SOC中外设及与其相关的中断数量众多，且各中断又有多种不同的配置方式，为了减轻CPU的负担，现代处理器中断的配置和管理一般都通过。
Arm GIC-v3中断原理及验证（通过kvm-unit-tests）
千墨 的优快云《断剑情雪》
09-06 1685
由于讲述中断，所以直接开讲的中断发送以及中断处理，其实是倒叙看源码了。至此，SGI中断的逻辑以及原理差不多可以了，反正就是触发SGI中断就写ICC_SGI1R_EL1寄存器，接收中断handler就是按标准步骤操作寄存器：读取iar，获取irq，逻辑处理，回写eoi。kut中关于发送sgi中断的函数是lib/arm/gic-v3.c中的gicv3_ipi_send_mask()函数（可类比kernel-5.10中的gic_ipi_send_mask函数），IPI即核间中断，arm的叫sgi。
ARM GICv3中断控制器
热门推荐
Hober
02-17 1万+
GIC，Generic Interrupt Controller。 本文主要介绍GIC v3控制器， 基于linux kernel 4.19.0。
Linux内核基础 - GICv3中断控制器常用寄存器描述
sz66cm 学习随笔
03-14 818
linux内核 中断控制器
ARM GIC（六） GIC V3 电源/功耗管理 分析笔记。
ZP1015
02-20 1704
目录背景介绍Redistributor系统位置系统上电，CPU如何与GIC redistributor connectGICR_WAKER寄存器上电流程，行为描述系统下电，CPU如何与GIC redistributor disconnect下电流程，行为描述 背景介绍 GIC电源管理，ARM官方手册，只有一页描述： 值得注意的是： 1、在符合GICv3体系结构的实现中，CPU接口和PE必须位于同一个位置power domain，但它不必与关联的Redistributor所在的power domain相同。这
ARM GIC（三） GIC V3 Handling Interrupts学习笔记。
ZP1015
01-26 1532
目录Handling Interrupts5.1 What happens when an interrupt becomes pending（中断什么时候变成挂起状态）5.2 Interrupt acknowledge（中断响应）5.3 Spurious interrupts（伪中断）5.4 Running priority & preemption（优先级和抢占）5.5 End of interrupt（中断处理）中断如何上报呢？ Handling Interrupts 5.1 What hap
【GIC】GICv3 基本规则
数字IC/FPGA杂货铺，找一找，或许有你想要的~
01-31 1991
GICv3 fundamentals
Linux 中断管理之ARM GIC V3 硬件中断号映射
wyy4045的专栏
03-19 1838
Linux 中断管理之ARM GIC V3 初始化 中已经介绍了ARM GIC V3的初始化，函数gic_init_bases()在进行GIC V3初始化的时候会调用irq_domain_create_tree()函数来注册一个irq domain，irq domain用于硬件中断号的映射。Linux内核引入了irq domain的管理框架，irq domain框架可以支持多个中断控...
中断控制器GICv3怎么关闭
最新发布
04-23
<think>好的，我现在需要帮助用户解决如何在ARM架构中配置或关闭GICv3中断控制器的问题。首先，我要回顾用户提供的引用内容，看看有没有相关的信息。引用[1]提到GICv3是根中断控制器，mt_eint是二级控制器，这可能涉及到中断控制器的层级结构。引用[2]讨论了设置EOI模式，这可能和中断处理完成后的操作有关。引用[3]则提供了GICv3的文档资料，包括SPI和LPI的触发方式，以及中断号的信息。 用户的问题是关于关闭GICv3的配置方法。首先，我需要考虑在ARM架构中，中断控制器的配置通常是在系统初始化阶段由固件或操作系统完成的，比如U-Boot或Linux内核。关闭中断控制器可能不是一个常见的操作，因为系统需要中断来处理各种事件。但用户可能有特殊需求，比如调试或特定低功耗场景。 根据GICv3的架构文档，中断控制器的配置涉及到寄存器设置。可能的步骤包括：禁用中断分发、屏蔽所有中断源、设置相关控制寄存器。例如，GICD_CTLR寄存器控制分发器的全局启用，将其设置为0可以禁用所有中断的分发。此外，每个CPU接口的寄存器（如ICC_CTLR_EL1）也需要配置，可能涉及EOI模式或中断组的启用。 另外，用户可能需要知道如何在操作系统层面关闭中断，比如在Linux中使用API或内核模块来操作GICv3。但需要注意，直接操作硬件寄存器需要权限，通常在内核空间进行。 还需要考虑安全性，错误配置可能导致系统不稳定或崩溃。因此，在指导用户时必须强调谨慎操作，并建议参考官方文档和代码示例。同时，提醒用户关闭中断控制器可能影响系统功能，需确保有替代的中断处理机制。 最后，生成相关问题时要围绕配置、调试、关闭中断的影响等方面，帮助用户深入理解相关主题。</think>### ARM架构中GICv3中断控制器的配置与关闭方法 在ARM架构中，GICv3中断控制器的配置与关闭需通过寄存器操作实现，通常分为以下步骤： --- #### **1. 全局关闭中断分发** GICv3的**分发器（Distributor）**控制全局中断分发，通过`GICD_CTLR`寄存器实现： - **寄存器地址**：基地址 + `0x1000`（GICD_CTLR偏移量） - **操作方式**： ```c // 关闭所有中断分发（Group0/1） write_gicd_reg(GICD_CTLR, 0x0); ``` 该操作会停止所有中断的全局分发，但CPU接口可能仍会处理已分发的中断[^2]。 --- #### **2. 屏蔽CPU接口的中断处理** 每个CPU接口通过`ICC_CTLR_EL1`或`ICC_CTLR_EL3`控制中断信号： - **操作方式**： ```c // 关闭CPU接口的中断信号（EL1为例） msr ICC_CTLR_EL1, 0x0; ``` 此操作会禁用CPU对中断的响应，但需注意不同异常级别（EL1/EL3）的权限要求[^2]。 --- #### **3. 屏蔽特定中断源** 通过配置`GICD_ISENABLERn`和`GICD_ICENABLERn`寄存器，关闭特定中断： ```c // 关闭中断号为INT_ID的中断 int reg_offset = (INT_ID / 32) * 4; uint32_t mask = 1 << (INT_ID % 32); write_gicd_reg(GICD_ICENABLERn + reg_offset, mask); ``` --- #### **4. 关闭LPI中断（可选）** 若系统支持LPI（Locality-specific Peripheral Interrupt），需操作`GICR_CTLR`寄存器： ```c // 关闭Redistributor的LPI功能 write_gicr_reg(GICR_CTLR, 0x0); ``` --- #### **注意事项** 1. **硬件依赖**：寄存器地址和位定义可能因具体实现（如GIC-600 vs GIC-500）而异，需查阅芯片手册。 2. **权限要求**：部分寄存器需在EL3或安全状态下操作。 3. **系统影响**：关闭GICv3可能导致系统无法响应中断，仅建议在调试或低功耗场景使用。 --- ### **示例代码（U-Boot/Linux内核）** ```c // 关闭GICv3分发器 void disable_gicv3(void) { // 关闭全局中断分发 writel(0x0, GICD_BASE + GICD_CTLR); // 关闭所有CPU接口 for (int i = 0; i < NR_CPUS; i++) { writel(0x0, GICR_BASE(i) + GICR_CTLR); } // 屏蔽所有SPI中断 for (int i = 32; i < MAX_IRQ; i += 32) { writel(0xFFFFFFFF, GICD_BASE + GICD_ICENABLERn + (i / 8)); } } ``` ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值