yaoyurong7784-优快云博客

翻译时序问题

时钟采样之前数据存在的时间称为建立时间，时钟之后的称为保持时间，建立时间和保持时间是d触发器的物理属性，不可通过设计更改。一个寄存器1的输出经过组合组合逻辑连接到下一个寄存器2的输入，寄存器延时+组合逻辑延时+寄存器2的建立时间=最小的时钟周期，决定了寄存器能跑的最高频率。寄存器延时和建立时间都是固定的，唯一提高时钟频率的方法是减小组合逻辑延时。多个寄存器级联，组合逻辑延时最长的路径决定

2018-01-30 23:33:41 3151

翻译矩阵键盘二

其实只需要两个过程列检测和行检测，具体实现方法与原理有些区别，当行检测时识别出行值，抖动延时结束后进入行检测，设置行扫描计数器和延时计数器，扫描行值。

2018-01-29 13:57:50 256

翻译按键消抖yi

如果按键较多，常用软件方法去抖，即检测出键闭合后执行一个延时程序，5ms～10ms的延时，让前沿抖动消失后再一次检测键的状态，如果仍保持闭合状态电平，则确认为真正有键按下。当检测到按键释放后，也要给5ms～10ms的延时，待后沿抖动消失后才能转入该键的处理程序。一般来说，软件消抖的方法是不断检测按键值，直到按键值稳定。实现方法：假设未按键时输入1，按键后输入为0，抖动时不定。可以做以下检测：

2018-01-25 20:28:13 2134

翻译数的加减乘除

整数用补码表示，加减法补码运行。位数不同时扩展符号位。乘法时去掉符号位的数字位数相加（最大数相乘所占位数），再加上一位符号位进行扩展。http://blog.163.com/wsc_entity/blog/static/237312069201522052615522/一直以来编写FPGA有符号数运算时，尤其是进行乘法运算时，总是先将数转换为无符号数进行计算，然后再将计算的结果转换为有符号

2018-01-22 23:00:10 349

翻译 signaltap与chipscope

jtag口负责芯片的内部测试，有tms(芯片模式选择)，tdi(数据输入)，tdo（数据输出），tck(测试数据时钟)。当采样时钟对被测信号进行检测时，将采样数据存储到fpga的内部ram中，窗口中显示被测数据signaltap首先硬件连接，接着选择采样时钟,在Filter下，一般是选择Post-Compliation（综合后）,选择采样深度.双击信号区选择采样信号，保存到工程目录下，运行

2018-01-22 11:29:00 1001

翻译 modelsim自动化仿真

建立txt文件保存仿真结果$display 显示、探测、监视类系统任务 $display(“格式控制字符串”，输出变量名表项）；$time 仿真时标类系统函数//找到当前的仿真时间https://www.cnblogs.com/SYoong/p/5897150.htmlfopen建立文件，用fdisplay打印，首先对脉冲出现进行判别，设置过一段仿真时间fl

2018-01-20 16:52:48 381

翻译串并转换和16位转8位

串并转换需要用到移位寄存器，窜到并可以使用大括号进行移位保存。并到窜使用输出引出线引出其中一位。16位转8位需要计数器，计数值为0时输出高8位，计数值为1时输出低八位窜并转换的原理本质上是移位寄存器。并串转换的原理是：先将四位数据暂存于一个多位寄存器器中，然后左移输出到一位输出端口，这里通过一个“移位”指令就可以了。串并转换的原理是：新输入的位值成为原来数据的最低位，将原来数据的最高位舍去

2017-12-12 22:22:26 5508

翻译 vld和rdy信号

vld是新片的数据使能端，写数据的使能端。rdy是下一级的写使能好了好，即下游模块准备好的信号。FIFO输出端使用时序逻辑，输入端要对其，可以时序，可以组合modelsim仿真定位技巧：注意test中模块的信号，可以对问题信号逐句对比，没有问题查看实际模块信号，分析原因

2017-12-12 20:59:52 3040

点击 generate programming file,对文件进行综合映射编译看看报没报错，没报错的话，点击use constrains,pre synshthes配置管脚，配置好重新generate programming file,生成比特流文件，点击config taget divice,刷新，右键 add xilinx device,右键program，不行的话检测驱动的安装使用mode

2017-11-27 16:27:57 697

翻译 vga的各种概念

vga的概念包括行同步，场同步，行消隐和场消隐。其中同步头是负的，一个时序图，有行同步信号，显示后沿，显示信号，显示前沿，同步信号。其中同步信号和显示后沿加起来，显示前沿和同步信号加起来是行消隐信号。显示宽带包括刷新频率乘以分辨率Vga的时钟驱动，由分辨率对应的刷新频率算出一幅图像对应的刷新时间，由刷新时间算出每行的所用时间，再算出相应帧长对应的时间，即为vga对应的时钟。Vga模

2017-11-27 15:51:10 1194

yaoyurong7784的博客